[发明专利]多晶硅栅极的形成方法有效
| 申请号： | 201310383307.X | 申请日： | 2013-08-28 |
| 公开（公告）号： | CN104425228B | 公开（公告）日： | 2017-06-16 |
| 发明（设计）人： | 孟晓莹;王冬江 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/3213 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种多晶硅栅极的形成方法，包括提供衬底；在衬底上形成多晶硅层、及位于多晶硅层上的图形化掩模层；以图形化掩模层为掩模，对多晶硅层进行第一各向异性干法刻蚀，以去除部分厚度的多晶硅层，形成多晶硅栅极的上部；在加热条件下，利用含H2的气体进行第二各向异性干法刻蚀，以对多晶硅栅极上部的侧壁进行修整；第二各向异性干法刻蚀之后，对多晶硅层进行第三各向异性干法刻蚀，以去除部分厚度的多晶硅层下方的剩余多晶硅层，形成多晶硅栅极。利用该方法可以减小多晶硅栅极的线宽粗糙度。 | ||
| 搜索关键词： | 多晶 栅极 形成 方法 | ||
【主权项】：
一种多晶硅栅极的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成多晶硅层、及位于多晶硅层上的图形化掩模层；以所述图形化掩模层为掩模，对所述多晶硅层进行第一各向异性干法刻蚀，以去除部分厚度的多晶硅层，形成多晶硅栅极的上部；在加热条件下，利用含H2的气体进行第二各向异性干法刻蚀，以对所述多晶硅栅极上部的侧壁进行修整；所述第二各向异性干法刻蚀之后，对所述多晶硅层进行第三各向异性干法刻蚀，以去除所述部分厚度的多晶硅层下方的剩余多晶硅层，形成多晶硅栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310383307.X/，转载请声明来源钻瓜专利网。
- 上一篇：反向导通场截止型绝缘栅双极型晶体管的制备方法
- 下一篇：一种直流断路器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
