[发明专利]一种改进型8051IP核有效
| 申请号： | 201310404966.7 | 申请日： | 2013-09-06 |
| 公开（公告）号： | CN103488462A | 公开（公告）日： | 2014-01-01 |
| 发明（设计）人： | 易清明;陈明敏;石敏;曾杰麟 | 申请（专利权）人： | 暨南大学 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 广州市华学知识产权代理有限公司 44245 | 代理人： | 陈燕娴 |
| 地址： | 510632 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种改进型8051IP核，包括ROM模块、译码模块、控制模块、运算模块、RAM模块，相较于现有技术，其具有以下创新：(1)将传统的8051的机器周期改为时钟周期。(2)运算模块使用单周期除法器和单周期乘法器。(3)采用4级流水线技术。(4)将程序存储器ROM位宽由8位扩展为24位。本发明采用全新的24指令位宽架构，可以一次从程序存储器中读出3个字节，从而将标准8051复杂指令集变为精简指令集。同时采用四级流水线技术，提高了指令执行效率。非跳转指令可以在一个时钟周期内完成，跳转指令可以在2个时钟周期完成。单周期乘法器，单周期除法器，与标准8051相比速度提升了48倍。同时占用较少的逻辑资源。根据Dhrystone2.1测试，是传统8051的执行速度的14倍。 | ||
| 搜索关键词： | 一种 改进型 8051 ip | ||
【主权项】：
一种改进型8051IP核，其特征在于，包括ROM模块、译码模块、控制模块、运算模块、RAM模块，所述译码模块采用四级流水线并行分段处理，将每条指令划分为取指译码、取数、运算、回写四个阶段，每一阶段访问不同的数据，四级流水线并行执行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于暨南大学，未经暨南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310404966.7/，转载请声明来源钻瓜专利网。
