[发明专利]半导体集成电路器件及其制造方法

摘要

本发明提供一种半导体集成电路器件及其制造方法。因此，本发明的目的是提供一种方法，其中，在半导体集成电路器件中，具有大幅度不同的Ioff水平的多个晶体管被一起嵌入在包括晶体管（每一个晶体管使用非掺杂沟道）的半导体器件中。通过控制有效沟道长度，控制漏电流而不改变包括非掺杂沟道层以及设置在非掺杂沟道层正下方的屏蔽层的晶体管中的杂质浓度分布。

主权项

一种半导体集成电路器件，包括：第一晶体管；以及第二晶体管，具有高于所述第一晶体管的阈值电压和处于比所述第一晶体管低的水平的漏电流，其中所述第一晶体管包括：非掺杂第一沟道区域；以及第一屏蔽区域，接触所述第一沟道区域且位于所述第一沟道区域的正下方，所述第二晶体管包括：非掺杂第二沟道区域；以及第二屏蔽区域，接触所述第二沟道区域且位于所述第二沟道区域的正下方，所述第一沟道区域的杂质浓度分布等于所述第二沟道区域的杂质浓度分布，所述第一屏蔽区域的杂质浓度分布等于所述第二屏蔽区域的杂质浓度分布，所述第一晶体管的有效沟道长度短于所述第二晶体管的有效沟道长度，所述第一晶体管的栅极长度等于所述第二晶体管的栅极长度，接触所述第二沟道区域的所述第二晶体管的源极区域的杂质浓度低于接触所述第一沟道区域的所述第一晶体管的源极区域的杂质浓度，以及接触所述第二沟道区域的所述第二晶体管的漏极区域的杂质浓度低于接触所述第一沟道区域的所述第一晶体管的漏极区域的杂质浓度。