[发明专利]半导体器件及其制造方法

摘要

本发明提供了一种集成电路（IC）器件及其制造方法。该方法包括提供包括衬底的前体，衬底具有第一和第二金属氧化物半导体（MOS）区。第一和第二MOS区包括第一和第二栅极区、第一和第二半导体层堆叠件、第一和第二源极/漏极区以及第一和第二隔离区。该方法包括露出并且氧化第一半导体层堆叠件以形成第一外氧化物层和第一内纳米线，以及去除第一外氧化物层以露出第一栅极区中的第一内纳米线。第一高k/金属栅极（HK/MG）堆叠件包裹环绕第一内纳米线。该方法包括露出并且氧化第二半导体层堆叠件以形成第二外氧化物层和第二内纳米线，以及去除第二外氧化物层以露出第二栅极区中的第二内纳米线。第二HK/MG堆叠件包裹环绕第二内纳米线。

主权项

一种用于制造集成电路器件的方法，所述方法包括：提供前体，所述前体包括：衬底，具有第一金属氧化物半导体（MOS）区和第二MOS区；形成在所述第一MOS区中的第一栅极区和第一源极/漏极区，所述第一栅极区包括第一半导体层堆叠件；和形成在所述第二MOS区中的第二栅极区和第二源极/漏极区，所述第二栅极区包括第二半导体层堆叠件；横向露出所述第一栅极区中的所述第一半导体层堆叠件；氧化所述第一半导体层堆叠件以形成第一外氧化物层和第一内纳米线，所述第一内纳米线从所述第一源极区延伸至所述第一漏极区；去除所述第一外氧化物层以露出所述第一栅极区中的所述第一内纳米线；形成包裹环绕所述第一内纳米线的第一高k/金属栅极（HK/MG）堆叠件；横向露出所述第二栅极区中的所述第二半导体层堆叠件；氧化所述第二半导体层堆叠件以形成第二外氧化物层和第二内纳米线，所述第二内纳米线从所述第二源极区延伸至所述第二漏极区；去除所述第二外氧化物层以露出所述第二栅极区中的所述第二内纳米线；以及形成包裹环绕所述第二内纳米线的第二HK/MG堆叠件。