[发明专利]三维存储器阵列的串选择线及其制作方法

摘要

本发明公开了一种三维存储器阵列的串选择线及其制作方法，该三维存储器阵列的串选择线包括：介电基底、串选择线结构、第二导电层和氧化层。串选择线结构位于介电基底上，包括交替堆栈的多个介电层和多个第一导电层。第二导电层，覆盖串选择线结构的侧壁和顶部。氧化层位于这些第一导电层和该第二导电层之间，且与这些第一导电层和该第二导电层接触。

主权项

一种三维存储器阵列的串选择线的制作方法，包括：提供介电基底，该介电基底上已形成了叠层和硬掩模层，其中该叠层包括交替堆栈的多个介电层和多个第一导电层，且具有暴露出该介电基底的两个第一开口，该叠层位于这些第一开口之间的部分用以形成串选择线；该硬掩模层覆盖该叠层且具有第二开口，该第二开口位于这些第一开口上方且暴露该叠层的该部分；进行热处理以在该叠层的该部分的侧壁上形成氧化层；在这些第一开口和该第二开口中形成第二导电层，该第二导电层和该氧化层接触；以及移除部分该叠层、部分该硬掩模层和部分该第二导电层，以形成串选择线和位线图案，其中该串选择线包括该叠层的该部分以及包覆该叠层的该部分的该第二导电层。