[发明专利]FPGA芯片的局部布局的优化方法在审
| 申请号： | 201310646372.7 | 申请日： | 2013-12-04 |
| 公开（公告）号： | CN104699867A | 公开（公告）日： | 2015-06-10 |
| 发明（设计）人： | 蒋中华;虞健;吴鑫;刘明 | 申请（专利权）人： | 京微雅格（北京）科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京亿腾知识产权代理事务所 11309 | 代理人： | 陈霁 |
| 地址： | 100083 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种FPGA芯片的局部布局的优化方法，所述方法包括：根据所述第一布局下的FPGA芯片的线网长度代价函数、逻辑单元密度代价函数和时间余量代价函数进行加权计算，得到第一布局下的综合代价；将所述第一布局下的综合代价设定为基准综合代价；对所述第一布局下的一个基本单元的位置进行调整，得到第二布局；根据所述第二布局下的FPGA芯片的线网长度代价函数、逻辑单元密度代价函数和时间余量代价函数进行加权计算，得到第二布局下的综合代价；当所述第二布局下的综合代价小于基准综合代价时，接受对所述一个基本单元位置的调整；将所述第二布局下的综合代价设为基准综合代价；对所述第一布局下的下一个基本单元的位置进行调整。 | ||
| 搜索关键词： | fpga 芯片 局部 布局 优化 方法 | ||
【主权项】：
一种FPGA芯片的局部布局的优化方法，其特征在于，所述方法包括:根据所述第一布局下的FPGA芯片的线网长度代价函数、逻辑单元密度代价函数和时间余量代价函数进行加权计算，得到第一布局下的综合代价；将所述第一布局下的综合代价设定为基准综合代价；对所述第一布局下的一个基本单元的位置进行调整，得到第二布局；其中，所述基本单元包括查找表和/或寄存器；根据所述第二布局下的FPGA芯片的线网长度代价函数、逻辑单元密度代价函数和时间余量代价函数进行加权计算，得到第二布局下的综合代价；当所述第二布局下的综合代价小于基准综合代价时，接受对所述一个基本单元位置的调整；将所述第二布局下的综合代价设为基准综合代价；并对所述第一布局下的下一个基本单元的位置进行调整。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微雅格（北京）科技有限公司;，未经京微雅格（北京）科技有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310646372.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种版图增量式布线的方法
- 下一篇：一种知识工程系统
