[发明专利]闪存的制作方法有效

专利信息
申请号: 201310683410.6 申请日: 2013-12-12
公开(公告)号: CN104716098B 公开(公告)日: 2018-05-25
发明(设计)人: 李天慧;潘晶;王琪;宁先捷 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L27/115 分类号: H01L27/115
代理公司: 北京康信知识产权代理有限责任公司 11240 代理人: 吴贵明;张永明
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请提供了一种闪存的制作方法。该制作方法包括:提供半导体基底,半导体基底划分为逻辑电路区、高压电路区和快闪存储区;在半导体基底上依次沉积衬垫氧化层、氮化硅层和缓冲氧化层;形成浅沟槽隔离并去除氮化硅层和缓冲氧化层,在半导体基底上形成浅沟槽隔离结构;在快闪存储区和高压电路区形成N阱区;在高压电路区形成P阱区;对快闪存储区欲设置控制栅极的第一位置以及欲设置选择栅极的第二位置进行离子注入;在快闪存储区形成浮栅、在第一位置上形成选择栅极、在第二位置上形成控制栅极;以及形成逻辑电路区的晶体管结构和高压电路区的晶体管结构。解决了现有工艺难以满足小尺寸闪存器件制作需要的问题。
搜索关键词: 半导体基底 高压电路区 缓冲氧化层 晶体管结构 逻辑电路区 氮化硅层 第二位置 第一位置 控制栅极 制作 闪存 浅沟槽隔离结构 衬垫氧化层 浅沟槽隔离 闪存器件 设置选择 选择栅极 浮栅 沉积 去除 离子 申请
【主权项】:
1.一种闪存的制作方法,其特征在于,所述制作方法包括:步骤S1,提供半导体基底(100),所述半导体基底(100)划分为逻辑电路区(Ⅰ)、高压电路区(Ⅱ)和快闪存储区(Ⅲ);步骤S2,在所述半导体基底(100)上依次沉积衬垫氧化层(101)、氮化硅层(102)和缓冲氧化层(103);步骤S3,形成浅沟槽隔离并去除所述氮化硅层(102)和缓冲氧化层(103),在半导体基底(100)上形成浅沟槽隔离结构(105);步骤S4,在所述快闪存储区(Ⅲ)和所述高压电路区(Ⅱ)形成N阱区;步骤S5,在所述高压电路区(Ⅱ)形成P阱区;步骤S6,对所述快闪存储区(Ⅲ)欲设置控制栅极的第一位置以及欲设置选择栅极的第二位置进行离子注入;步骤S7,在所述快闪存储区(Ⅲ)形成浮栅(109)、在所述第一位置上形成控制栅极、在所述第二位置上形成选择栅极;以及步骤S8,形成所述逻辑电路区(Ⅰ)的晶体管结构和所述高压电路区(Ⅱ)的晶体管结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310683410.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top