[发明专利]铁电随机存取存储器(FRAM)布局设备和方法

摘要

本发明涉及具有阵列段(310‑1，310‑2)的铁电随机存取存储器(FRAM)，每个阵列段具有以行和列布置的FRAM单元(324)阵列，其中每行和板线与耦合到位线单元(326)的位线关联且每列与字线关联。传感电路具有耦合到第一段(310‑1)位线和耦合到第二段(310‑2)位线的感应放大器(328)。位置与阵列段邻近的板驱动器(308‑1、308‑2)耦合到板线。与板驱动器位置邻近的行接口电路(304‑1、304‑2)耦合到字线。字线升压电路(316)耦合到行接口电路。输入/输出(IO)总线(318)耦合到每个感应放大器且纠错码(ECC)逻辑电路(320)耦合到IO总线。控制器(322)耦合到IO总线、ECC逻辑电路、传感电路和行接口电路。

主权项

一种具有铁电存储器单元的设备，其包括：第一阵列段，其具有：第一阵列的铁电存储器单元，所述第一阵列的铁电存储器单元布置在第一组行和第一组列内，其中来自所述第一组行的每行与来自第一组位线的至少一条位线和来自第一组板线的至少一条板线关联，并且其中来自所述第一组列的每列与来自第一组字线的至少一条字线关联；以及第一组位线单元，其中每条位线耦合到来自所述第一组位线的至少一条位线；第二阵列段，其具有：第二阵列的铁电存储器单元，所述第二阵列的铁电存储器单元布置在第二组行和第二组列内，其中来自所述第二组行的每行与来自第二组位线的至少一条位线和来自第二组板线的至少一条板线关联，并且其中来自所述第二组列的每列与来自第二组字线的至少一条字线关联；以及第二组位线单元，其中每条位线耦合到来自所述第二组位线的至少一条位线；传感电路，其位于所述第一阵列段和所述第二阵列段之间，其中所述传感电路包括多个感应放大器，并且其中每个感应放大器耦合到来自所述第一组位线的至少一条位线并且其耦合到来自所述第二组位线的至少一条位线；第一板驱动器，其耦合到来自所述第一组板线的每条板线并且其位于基本上与所述第一阵列段邻近的位置；第二板驱动器，其耦合到来自所述第二组板线的每条板线并且其位于基本上与所述第二阵列段邻近的位置；第一行接口电路，其耦合到来自所述第一组字线的每条字线并且其位于基本上与至少一个所述第一板驱动器和所述第一阵列段邻近的位置；第二行接口电路，其耦合到来自所述第二组字线的每条字线并且其位于基本上与至少一个所述第二板驱动器和所述第二阵列段邻近的位置；字线升压电路，其耦合到所述第一行接口电路和所述第二行接口电路并且其在所述第一行接口电路和所述第二行接口电路之间；输入/输出总线，即IO总线，其耦合到每个感应放大器并且其位于与所述第一阵列段和所述第二阵列段中的至少一个基本邻近的位置；纠错码逻辑电路，即ECC逻辑电路，其耦合到所述IO总线并且与所述IO总线基本邻近；以及控制器，其耦合到所述IO总线、所述ECC逻辑电路、所述传感电路、所述第一行接口电路和所述第二行接口电路，其中所述控制器与所述第一行接口电路和所述第二行接口电路、所述IO总线和所述ECC逻辑电路中的至少一个基本邻近。