[发明专利]用核化抑制的钨特征填充有效
| 申请号： | 201380022648.2 | 申请日： | 2013-03-20 |
| 公开（公告）号： | CN104272440B | 公开（公告）日： | 2017-02-22 |
| 发明（设计）人： | 阿南德·查德拉什卡;爱思特·杰恩;拉什纳·胡马雍;迈克尔·达内克;高举文;王徳齐 | 申请（专利权）人： | 诺发系统公司 |
| 主分类号： | H01L21/31 | 分类号： | H01L21/31;H01L21/205 |
| 代理公司： | 上海胜康律师事务所31263 | 代理人： | 李献忠 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明描述了用钨填充特征的方法，以及相关的系统和装置，其涉及钨核化的抑制。在一些实施方式中，所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。在某些实施方式中，可在选择性抑制期间对衬底施加偏置。可将包括偏置功率、暴露时间、等离子体功率、工艺压力和等离子体化学品的工艺参数用于调节抑制轮廓。本文所述的方法可用于填充垂直特征，诸如钨通孔，以及水平特征诸如垂直NAND(VNANA)字元线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字元线填充、垂直集成存储栅极/字元线填充、以及使用通过硅穿孔(TSV)的3‑D集成。 | ||
| 搜索关键词： | 用核化 抑制 特征 填充 | ||
【主权项】：
一种用钨填充特征的方法，所述方法包括:提供包含特征的衬底，所述特征具有一个或多个特征开口和特征内部，选择性抑制所述特征中的钨核化，使得沿特征轴具有差别抑制轮廓，其中选择性抑制在不蚀刻所述特征中的材料的情况下进行；以及根据所述差别抑制轮廓选择性地将钨沉积在所述特征中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于诺发系统公司，未经诺发系统公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380022648.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
