[发明专利]半导体器件在审
| 申请号： | 201380027705.6 | 申请日： | 2013-11-27 |
| 公开（公告）号： | CN104813452A | 公开（公告）日： | 2015-07-29 |
| 发明（设计）人： | 森隆弘 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 陈伟;王娟娟 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体衬底(SUB)在主表面上具有凹部(CP1)及凹部(CP2)。n+源极区域(SR)与n+漏极区域(DR)在主表面上夹着凹部(CP1)及凹部(CP2)。在n+源极区域(SR)与凹部(CP1)之间的主表面上形成有成为沟道形成区域的p-外延区域(EP)及p型阱区域(WL)。栅电极层(GE)隔着栅极绝缘膜(GI)形成在沟道区域上，并且延伸到凹部(CP1)内的元件分离绝缘膜(SI)上。凹部(CP1)及凹部(CP2)配置成：夹着与凹部(CP1)及凹部(CP2)各自的底部相比向主表面侧突出的衬底凸部(CV)而相互相邻。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
一种半导体器件，具有：半导体衬底，其具有主表面，在所述主表面上具有第一凹部及第二凹部；元件分离绝缘膜，其分别形成于所述第一凹部内及所述第二凹部内；以及一对杂质区域，其成为在所述主表面上以夹着所述第一凹部及所述第二凹部的方式形成的一对源极/漏极区域及一对发射极/集电极区域的某一对，所述一对杂质区域的一个区域为第一导电类型，所述半导体器件还具有：第二导电类型的第一区域，其成为在所述一个区域和所述第一凹部之间的所述主表面上形成的沟道形成区域；栅电极层，其隔着栅极绝缘膜形成在所述第一区域上，并且至少延伸到所述第一凹部内的所述元件分离绝缘膜上，所述第一凹部及所述第二凹部配置成：夹着与所述第一凹部及所述第二凹部各自的底部相比向所述主表面侧突出的衬底凸部而相互相邻。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380027705.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
