[发明专利]非易失性半导体存储装置及其测试方法

摘要

本发明提供一种能够在不损害纠错部的功能的情况下以简单的电路实现小型化的非易失性半导体存储装置及其测试方法。纠错电路构成为只进行与数据比特相同数量的比特数的检错和纠正，通过不设置对检查比特进行检错和纠正的电路而使电路小型化。并且，在测试状态下，通过设置多路转换器来进行检查比特的检错和纠正，而能够实现包含检查比特在内的出厂检查，该多路转换器对从存储元件阵列读出的数据比特的一部分和检查比特进行更换而输入到纠错电路。

主权项

1.一种非易失性半导体存储装置，其进行检查比特的检错和纠正，其特征在于，该非易失性半导体存储装置具有：非易失性半导体存储元件阵列，其将由m比特的数据比特用存储元件与n比特的检查比特用存储元件构成的1个单元作为基本单位，用于存储数据比特与检查比特；纠错码生成电路，其根据从所述非易失性半导体存储元件阵列读出的1个单元的数据比特与检查比特生成纠错码；控制信号生成电路，其输出用于切换第1状态与第2状态的控制信号；多路转换器，其被输入第2状态用数据以及所述m比特的数据比特中的与所述第2状态用数据相同比特数的第1状态用数据，且根据所述控制信号选择输出所述第1状态用数据与所述第2状态用数据，所述第2状态用数据包含n比特的所述检查比特和2比特的固定值或包含n比特的所述检查比特；以及纠错电路，其根据所述纠错码对所输入的m比特的数据进行纠错，在所述第1状态下，所述纠错电路对所述m比特的数据比特中的除去了所述第1状态用数据后的数据和所述第1状态用数据这m比特的数据进行纠错，在所述第2状态下，所述纠错电路对所述m比特的数据比特中的除去了所述第1状态用数据后的数据和所述第2状态用数据这m比特的数据进行纠错。