[发明专利]半导体装置

摘要

为了提供ESD耐受能力高的半导体装置，形成了如下的半导体装置(IC)：接地电压布线(22a)通过自身的布线方向的一端与接自外部连接用的接地电压焊盘的布线(22b)电连接，输入电压布线(23a)通过自身的布线方向的一端与接自外部连接用的输入电压焊盘的布线(23b)电连接，接地电压布线(22a)的一端和输入电压布线(23a)的一端以NMOS晶体管(10)的中心为中心而大致对置。

主权项

1.一种半导体装置，其特征在于，所述半导体装置具有：半导体衬底；NMOS晶体管，其具备设置于所述半导体衬底的表面上的交替配置的多个源和多个漏、形成于所述多个源与所述多个漏之间的偶数个的沟道、配置在所述偶数个的沟道之上的多个栅、以及被配置成包围具有所述多个源和所述多个漏的区域的背栅；接地电压布线，其通过多个源布线与所述多个源电连接；输入电压布线，其通过多个漏布线与所述多个漏电连接；多个栅布线，它们跨越所述背栅，分别将被所述背栅包围的区域外的所述接地电压布线和被所述背栅包围的区域内的所有的所述多个栅电连接；接自外部连接用的接地电压焊盘的布线，其在所述接地电压布线的一端处电连接；以及接自外部连接用的输入电压焊盘的布线，其在所述输入电压布线的另一端处电连接，所述多个源布线跨越所述背栅，分别将被所述背栅包围的区域外的所述接地电压布线和被所述背栅包围的区域内的所有的所述多个源电连接，所述多个漏布线跨越所述背栅，分别将被所述背栅包围的区域外的所述输入电压布线和被所述背栅包围的区域内的所有的所述多个漏电连接，多个所述栅布线分别由相同形状的金属膜形成，所述多个源布线分别由相同形状的金属膜形成，所述多个漏布线分别由相同形状的金属膜形成，所述接地电压布线的一端和所述输入电压布线的另一端以所述NMOS晶体管的中心为中心对置，所述一端处的接自所述外部连接用的接地电压焊盘的布线和所述另一端处的接自所述外部连接用的输入电压焊盘的布线都被配置成与所述NMOS晶体管的沟道长度方向平行。