[发明专利]半导体结构和包括场效应晶体管区和肖特基区的装置有效
| 申请号： | 201410005313.6 | 申请日： | 2009-06-22 |
| 公开（公告）号： | CN103762179B | 公开（公告）日： | 2019-07-09 |
| 发明（设计）人： | 潘南西;克里斯托弗·劳伦斯·雷克塞尔 | 申请（专利权）人： | 飞兆半导体公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/283;H01L21/8249 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 浦彩华;姚开丽 |
| 地址： | 美国亚*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及一种半导体结构以及涉及包括场效应晶体管区和肖特基区的装置，该半导体结构包括屏蔽栅FET，所述半导体结构包括：在半导体区中的多个沟槽；在每个沟槽的底部中的屏蔽电极；位于屏蔽电极之上的栅电极；衬在每个沟槽的下侧壁上的屏蔽电介质；以及衬在每个沟槽底部上的厚的底部电介质(TBD)，其中TBD的厚度不同于屏蔽电介质的厚度。 | ||
| 搜索关键词： | 形成 用于 沟槽 器件 底部 电介质 tbd 结构 方法 | ||
【主权项】：
1.一种半导体结构，所述半导体结构包括屏蔽栅FET，所述半导体结构包括：在半导体区中的多个沟槽；在每个沟槽的底部中的屏蔽电极；位于所述屏蔽电极之上的栅电极；衬在所述每个沟槽的下侧壁上的屏蔽电介质；栅电介质，衬在沿毗邻所述栅电极的所述每个沟槽的上侧壁；以及衬在所述每个沟槽底部上的厚的底部电介质(TBD)，其中所述厚的底部电介质的厚度不同于所述屏蔽电介质的厚度，其中，所述厚的底部电介质的厚度大于所述屏蔽电介质的厚度，其中，通过在所述每个沟槽的侧壁和底部形成所述屏蔽电介质之后，在所述屏蔽电介质上形成第二氧化阻挡层并且沿着所述每个沟槽的底部去除部分第二氧化阻挡层，并氧化包含在所述每个沟槽底部的硅，来在所述每个沟槽的底部形成所述厚的底部电介质。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞兆半导体公司，未经飞兆半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410005313.6/，转载请声明来源钻瓜专利网。
- 上一篇：清洗污垢车
- 下一篇：一种带有空气混合装置的秸秆气化炉
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
