[发明专利]SOC芯片时钟检测电路

摘要

本发明提供一种SOC芯片的时钟检测电路，包括计时单元、时钟信号判断单元、检测计算单元、检测记录单元和文本对比单元。时钟信号判断单元根据高频时钟信号判断待观测的时钟信号是否出现上升沿和/或下降沿并确定发生点信息，检测计算单元根据发生点信息、计时单元产生的时间信息、配置信息存储单元存储的配置信息判断待观测时钟的频率、占空比、关断状态和是否出现毛刺，并将计算结果存储在检测记录单元。文本对比单元将期望结果存储单元中存储的期望文件与检测记录单元中存储的计算结果对比以输出自动验证结果。利用本发明，解决现有技术中复杂多时钟域SOC芯片采样传统方法耗费大量工作量而带来人工检测失误的技术问题。

主权项

一种SOC芯片的时钟检测电路，连接一待观测的时钟输入以对所述待观测的时钟进行检测，所述时钟检测电路包括计时单元，用于当所述时钟检测电路工作时产生时间信息；其特征在于，还包括：配置信息存储单元，用于预先存储配置信息，所述配置信息包括时钟关断判断门限值和毛刺判断门限值；期望结果存储单元，预先存储期望文件，所述期望文件包括时钟频率、占空比和关断的发生时间；高频时钟产生单元，用于产生高频时钟信号；时钟信号判断单元，用于根据所述高频时钟信号判断待观测的时钟信号是否出现上升沿和/或下降沿，并确定出现上升沿和/或下降沿时对应的发生点信息；检测计算单元，用于根据所述时钟信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息和所述计时单元产生的时间信息计算出所述待观测时钟的频率和占空比，以及根据所述时钟信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息、所述计时单元产生的时间信息、所述配置信息存储单元中存储的配置信息判断所述待观测时钟是否处于关断状态以及是否出现毛刺；检测记录单元，用于存储所述检测计算单元的计算结果；以及文本对比单元，用于将所述期望结果存储单元中存储的期望文件与所述检测记录单元中存储的计算结果进行对比以输出自动验证结果。