[发明专利]半导体器件及其制造方法

摘要

本发明公开了一种半导体器件及其制造方法，该半导体器件具有功率MOSFET，该功率MOSFET同时实现低导通电阻和高击穿电压。先在n型衬底SUB上形成低浓度的p型外延层EP，在有源部中由多个沟道TR来界定多个有源区域AC，所述沟道TR形成于外延层EP并按第1方向延伸，且在与第1方向正交的第2方向上具有第1间隔。即形成如下的超结结构：在相邻的沟道TR之间的外延层EP形成具有漏极偏移层作用的n型扩散区域NR，在沟道TR的侧壁和n型扩散区域NR之间的外延层EP形成与沟道区域（p型扩散区域PCH）连接的p型扩散区域PR。接下来从位于有源部的端部上的沟道TR的侧壁朝向外周部的外延层EP形成具有规定宽度的n型扩散区域NRE，从而提高漏极耐压。

主权项

1.一种半导体器件，所述半导体器件具有形成有功率MOSFET的有源部和形成于所述有源部周围的外周部，其特征在于，具有：第1导电类型的衬底；以及第2导电类型的外延层，形成于所述衬底上，所述第2导电类型与所述第1导电类型不同；其中，所述有源部具有：多个第1槽，形成于所述外延层且离所述外延层的上表面具有第1深度，所述多个第1槽在平面图中在第1方向上延伸且在第2方向上相互间以第1间隔隔开，其中，所述第2方向在平面图中与所述第1方向正交；第1绝缘膜，填埋于所述第1槽的内部；所述第1导电类型的第1扩散区域，形成于相邻的所述第1槽之间的所述外延层，且在所述第2方向上具有比所述第1间隔小的第1宽度；所述第2导电类型的第2扩散区域，形成于所述第1槽的侧壁和所述第1扩散区域之间的所述外延层，且在所述第2方向上具有第2宽度；第3槽，形成于相邻的所述第1槽之间的所述外延层，且离所述外延层的上表面具有第3深度；栅极电极，隔着栅极绝缘膜地形成于所述第3槽的内部；所述第1导电类型的源极区域，形成于所述栅极电极的两侧的所述外延层，且离所述外延层的上表面具有比所述第3深度浅的第4深度；所述第2导电类型的沟道区域，以围住所述源极区域的方式形成于所述栅极电极的两侧的所述外延层，且与所述第2扩散区域连接；以及源极电极，与所述源极区域及所述沟道区域电连接，其中，填埋于所述第1槽的内部的所述第1绝缘膜的上表面位于比所述源极区域与所述沟道区域的界面更深的位置，所述源极电极在所述第1槽的侧壁与所述源极区域及所述沟道区域连接。