[发明专利]电路模组及其制造方法

摘要

本发明提供一种屏蔽形状的设计自由度较高且可以确保配线层与屏蔽间的电连接的电路模组及其制造方法。本发明的一个实施方式的电路模组(100)，具备配线基板(2)、多个电子元件(3)、封装层(4)、导电性屏蔽(5)及导体层(10)。封装层(4)覆盖多个电子元件(3)，并由绝缘性材料构成，且具有沿着第1区域(2A)与第2区域(2B)的边界形成的沟槽部(41)。导电性屏蔽(5)具有覆盖封装层(4)的外表面的第1屏蔽部(51)；以及设置在沟槽部(41)的第2屏蔽部(52)。导体层(10)具有设置在安装面(2a)且将端子面(2b)和第2屏蔽部(52)电连接的配线部(11)；以及设置在配线部(11)且将配线部(11)与第2屏蔽部(52)的连接区域予以局部加厚的加厚部(12)。

主权项

一种电路模组，其特征在于，具备：配线基板，其具有：包含第1区域和第2区域的安装面；以及与所述安装面呈相反侧的端子面；多个电子元件，其安装在所述第1区域和所述第2区域；封装层，其覆盖所述多个电子元件，并由绝缘性材料构成，且具有沿着所述第1区域与所述第2区域的边界通过激光的照射形成的沟槽部；导电性屏蔽，其由导电性树脂材料构成，并具有：覆盖所述封装层的外表面的作为外装屏蔽的第1屏蔽部；以及设置在所述沟槽部的内部的作为划分所述第1区域和所述第2区域的内装屏蔽的第2屏蔽部；以及导体层，其具有：设置在所述安装面，且将设置于所述端子面的接地端子和所述第2屏蔽部电连接的配线部；以及设置在所述配线部的至少一部分上且将所述配线部的与所述第2屏蔽部的连接区域予以局部加厚的加厚部，所述加厚部为包含焊锡、铜、或镍的金属层。