[发明专利]用于集成电路设计的间隔蚀刻工艺有效
| 申请号： | 201410056283.1 | 申请日： | 2014-02-19 |
| 公开（公告）号： | CN104051257B | 公开（公告）日： | 2017-04-12 |
| 发明（设计）人： | 刘如淦;张世明;谢艮轩;谢铭峰;赖志明;高蔡胜;李佳颖;谢志宏;李忠儒;蔡政勋;包天一;眭晓林 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/3105 | 分类号： | H01L21/3105;H01L21/336;G03F7/20 |
| 代理公司： | 北京德恒律治知识产权代理有限公司11409 | 代理人： | 章社杲,孙征 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种形成目标图案的方法，该方法包括在衬底上形成第一材料层；使用第一布局实施第一图案化工艺以在第一材料层中形成多个第一沟槽；使用第二布局实施第二图案化工艺以在第一材料层中形成多个第二沟槽；在多个第一沟槽和多个第二沟槽的侧壁上均形成间隔部件，间隔部件具有厚度；去除第一材料层；将间隔部件用作蚀刻掩模以蚀刻衬底；以及去除间隔部件。从而形成具有第一布局和第二布局的目标图案。本发明还提供了用于集成电路设计的间隔蚀刻工艺。 | ||
| 搜索关键词： | 用于 集成电路设计 间隔 蚀刻 工艺 | ||
【主权项】：
一种形成用于集成电路的目标图案的方法，所述方法包括：在衬底上形成第一材料层；使用第一布局实施第一图案化工艺以在所述第一材料层中形成多个第一沟槽；使用第二布局实施第二图案化工艺以在所述第一材料层中形成多个第二沟槽；在所述多个第一沟槽和所述多个第二沟槽的侧壁上均形成间隔部件，所述间隔部件具有厚度，其中，形成所述间隔部件的步骤产生用于所述目标图案的剪切部件，其中，部分沟槽的宽度小于所述间隔部件的厚度的两倍；去除所述第一材料层；将所述间隔部件用作蚀刻掩模以蚀刻所述衬底；以及去除所述间隔部件；其中，所述目标图案形成为具有所述第一布局和所述第二布局。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410056283.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
