[发明专利]用于提高锁步核可用性的系统和方法有效
| 申请号： | 201410080143.8 | 申请日： | 2014-03-06 |
| 公开（公告）号： | CN104035843A | 公开（公告）日： | 2014-09-10 |
| 发明（设计）人： | S.布鲁尔顿;N.S.哈斯蒂 | 申请（专利权）人： | 英飞凌科技股份有限公司 |
| 主分类号： | G06F11/16 | 分类号： | G06F11/16 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 马红梅;徐红燕 |
| 地址： | 德国瑙伊比*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于提高锁步核可用性的系统和方法提供：将主CPU核的状态写入到状态缓冲器，由主CPU核执行任务的一个或多个指令以生成针对每个被执行的指令的第一输出，以及由校验器CPU核执行任务的一个或多个指令以生成针对每个被执行的指令的第二输出。所述方法进一步包括：将第一输出与第二输出相比较，并且如果第一输出不匹配于第二输出，则生成一个或多个控制信号，以及基于所述一个或多个控制信号的生成，将主CPU核的状态从状态缓冲器加载到主CPU核和校验器CPU核。 | ||
| 搜索关键词： | 用于 提高 锁步核 可用性 系统 方法 | ||
【主权项】：
一种锁步系统，包括：主CPU核，其被配置成接收任务，所述任务包括一个或多个指令，其中所述主CPU核进一步被配置成执行所述一个或多个指令以生成针对每个被执行的指令的第一输出；校验器CPU核，其被配置成接收所述任务并执行所述一个或多个指令以生成针对每个被执行的指令的第二输出；状态缓冲器，其被耦合到主CPU核和校验器CPU核，所述状态缓冲器被配置成存储主CPU核的状态；以及比较器，其耦合到主CPU核和校验器CPU核，所述比较器被配置成接收针对每个被执行的指令的第一输出和第二输出，将第一输出与第二输出相比较，并且如果第一输出不匹配于第二输出，则生成一个或多个控制信号，其中，主CPU核和校验器CPU核进一步被配置成接收所述一个或多个控制信号并响应于此从状态缓冲器加载所存储的CPU核状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份有限公司，未经英飞凌科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410080143.8/，转载请声明来源钻瓜专利网。
- 上一篇：光学玻璃棒料拉制机
- 下一篇：集群检索平台中的自动容灾恢复方法及系统
