[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201410088290.X | 申请日： | 2014-03-11 |
| 公开（公告）号： | CN104916575B | 公开（公告）日： | 2018-03-16 |
| 发明（设计）人： | 王海强;蒲贤勇;程勇;陈宗高;陈轶群 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/336 |
| 代理公司： | 北京市磐华律师事务所11336 | 代理人： | 高伟,赵礼杰 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在刻蚀形成用于容置浅沟槽隔离的步骤之后、形成浅沟槽隔离的步骤之前增加使用一张掩膜进行三次离子注入的步骤，可以省略现有技术中的形成DPW、N‑Drift以及P‑Drift的三道掩膜工艺，因而可以减少两道掩膜工艺，有利于简化半导体器件的制造工艺，降低制造成本。 | ||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
【主权项】：
一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上形成第一掩膜层并利用所述第一掩膜层对所述半导体衬底进行刻蚀，以在拟形成隔离LDNMOS的区域、拟形成非隔离LDNMOS的区域以及拟形成LDPMOS的区域分别形成用于容置浅沟槽隔离的沟槽；步骤S102：在所述半导体衬底上形成在拟形成隔离LDNMOS的区域、拟形成非隔离LDNMOS的区域以及拟形成LDPMOS的区域具有开口的第二掩膜层，通过所述第二掩膜层对所述半导体衬底依次进行三次离子注入，以在所述拟形成隔离LDNMOS的区域、拟形成非隔离LDNMOS的区域以及拟形成LDPMOS的区域均形成包括第一N型掺杂区、第二N型掺杂区和第一P型掺杂区的掺杂结构；步骤S103：在所述用于容置浅沟槽隔离的沟槽内形成浅沟槽隔离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410088290.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件结构和制造方法
- 下一篇：半导体制造装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
