[发明专利]基于FPGA的等精度频率测试系统及其设计方法

摘要

本发明公开了一种基于FPGA的等精度频率测试系统及测试方法，该系统通过对外部标准时钟信号进行分频，得到预置闸门信号后，进一步得到实际闸门信号；对外部待测信号和标准时钟信号的上升沿进行计数，以便得到在实际闸门信号内外部待测信号和标准时钟信号的周期数；根据得到的周期数以及标准时钟信号的频率，计算得到被测信号的频率，最后将被测信号的频率送至数码管显示。该方法不仅可以获得很高的频率测量精度，而且可以使频率的测量精度基本相等。

主权项

基于FPGA的等精度频率测试方法，其特征在于，包括如下步骤：（1）将标准时钟信号及待测信号直接输入FPGA芯片；（2）标准时钟信号输入FPGA芯片后，经分频模块Ⅰ、分频模块Ⅱ分别得到预置闸门信号和二倍频的预置闸门信号；（3）预置闸门信号输入D触发器的数据输入端，待测信号输入D触发器的时钟输入端，D触发器输出实际闸门信号；（4）预置闸门信号和二倍频的预置闸门信号分别经非门后连接二输入与门的输入端，该与门的输出作为计数器Ⅰ和计数器Ⅱ的清零信号；实际闸门信号作为计数器Ⅰ和计数器Ⅱ的使能信号，标准时钟信号作为计数器Ⅰ的时钟输入信号，待测信号作为计数器Ⅱ的时钟输入信号；（5）计数器Ⅰ将得到的在实际闸门信号高电平持续时间内标准时钟信号的周期数输送至锁存器Ⅰ；计数器Ⅱ将得到的在实际闸门信号高电平持续时间内待测信号的周期数输送至锁存器Ⅱ；（6）测频计算模块接收来自锁存器Ⅰ和锁存器Ⅱ将输出值，计算得出待测信号的频率。