[发明专利]半导体封装和封装半导体装置的方法有效
申请号: | 201410092916.4 | 申请日: | 2014-03-13 |
公开(公告)号: | CN104051334B | 公开(公告)日: | 2017-07-28 |
发明(设计)人: | 杨永波;小安东尼·班巴拉·迪曼诺;胡振鸿 | 申请(专利权)人: | 联测总部私人有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/538 |
代理公司: | 上海光华专利事务所31219 | 代理人: | 郭婧婧 |
地址: | 新加坡宏*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 披露半导体封装和用于形成半导体封装的方法。所述方法包括提供一种具有第一和第二主表面的封装衬底。所述封装衬底包括具有成型材料的基座衬底和多个互连结构,所述互连结构包括延伸穿过所述封装衬底的所述第一主表面到所述第二主表面的通孔触点。提供一种在其第一或第二表面上具有导电触点的裸片。所述裸片的所述导电触点电耦接到所述互连结构。在所述封装衬底上形成封盖以包封所述裸片。 | ||
搜索关键词: | 半导体 封装 装置 方法 | ||
【主权项】:
一种用于形成半导体封装的方法,其包含:提供具有第一和第二主表面的封装衬底,其中所述封装衬底包含具有成型材料的基座衬底和多个互连结构,所述互连结构包括延伸穿过所述封装衬底的所述第一主表面到所述第二主表面的通孔触点,其中所述提供的封装衬底包括提供具有第一、第二和第三导电层的导电载体,其中所述第一导电层经图案化用于界定界定封装衬底的通孔触点,多个空腔和当图案化第一导电层时,作为刻蚀停止层的第二导电层的图案;以及用成型材料填充所述空腔以形成所述封装衬底的基座衬底;形成所述封装衬底的其它互连层,所述其它互连层包含通过图案化第二和第三导电层形成多个直接耦接到所述通孔触点的导电螺柱,其中所述导电螺柱的宽度小于所述通孔触点的宽度,并且,所述导电螺柱在所述通孔触点内形成,且不超出所述通孔触点的宽度;提供在其第一或第二表面上具有导电触点的裸片,其中所述裸片的所述导电触点电耦接到所述互连结构;以及在所述封装衬底上形成封盖以包封所述裸片。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联测总部私人有限公司,未经联测总部私人有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410092916.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造