[发明专利]一种图形自对准形成方法在审
| 申请号： | 201410193181.4 | 申请日： | 2014-05-08 |
| 公开（公告）号： | CN103943469A | 公开（公告）日： | 2014-07-23 |
| 发明（设计）人： | 桑宁波;雷通 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 王宏婧 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种图形自对准形成方法，包括：在衬底上布置掩模层；进行光刻以使衬底上的掩模层形成具有第一特征尺寸的第一图形；在该第一图形上沉积一层二氧化硅作为共形层，覆盖被第一图形暴露出来的衬底表面，并形成均匀覆盖第一图形的侧墙；在该侧墙形成的基础上沉积一层氮化硅作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；通过湿法刻蚀去除氮化硅，留下二氧化硅和掩模层；执行灰化工艺选择性的去除掩模层，仅留下二氧化硅形成的侧墙；利用二氧化硅作为刻蚀掩模进行刻蚀，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。 | ||
| 搜索关键词： | 一种 图形 对准 形成 方法 | ||
【主权项】：
一种图形自对准形成方法，其特征在于包括：第一步骤，用于在衬底上布置掩模层；第二步骤，用于进行光刻以使衬底上的掩模层形成具有第一特征尺寸的第一图形；第三步骤，用于在该第一图形上沉积一层二氧化硅作为共形层，覆盖被第一图形暴露出来的衬底表面，并形成均匀覆盖第一图形的侧墙；第四步骤，用于在该侧墙形成的基础上沉积一层氮化硅作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；第五步骤，用于通过湿法刻蚀去除氮化硅，留下二氧化硅和掩模层；第六步骤，用于执行灰化工艺选择性的去除掩模层，仅留下衬底表面的二氧化硅以及二氧化硅形成的侧墙；第七步骤，用于利用二氧化硅作为刻蚀掩模对衬底进行刻蚀，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410193181.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
