[发明专利]ROM存储单元、存储阵列、存储器及读取方法有效
| 申请号： | 201410234148.1 | 申请日： | 2014-05-29 |
| 公开（公告）号： | CN105336372B | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 王林 | 申请（专利权）人： | 展讯通信(上海)有限公司 |
| 主分类号： | G11C17/12 | 分类号： | G11C17/12 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 骆苏华 |
| 地址： | 201203 上海市浦东新区浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及ROM存储单元、存储阵列、存储器及读取方法。所述ROM存储单元至少可由CG‑FinFET晶体管和/或IG‑FinFET晶体管构成。本发明能够提高ROM存储单元的信息存储密度。 | ||
| 搜索关键词： | rom 存储 单元 阵列 存储器 读取 方法 | ||
【主权项】：
1.一种ROM存储阵列，其特征在于，包括第一存储单元、第二存储单元、第三存储单元及第四存储单元，所述存储单元按照行和列排布；其中，同行的存储单元共用一条字线，同列的存储单元共用一条位线；/n所述第一存储单元至少包括第一PMOS晶体管；所述第一PMOS晶体管为CG-FinFET晶体管，所述第一PMOS晶体管的栅极连接至第一字线，漏极连接至第一位线，源极连接至对电源电压；/n所述第二存储单元包括第二PMOS晶体管；所述第二PMOS晶体管为IG-FinFET晶体管，所述第二PMOS晶体管的第一栅极和第二栅极连接至第二字线，源极连接至对电源电压，漏极连接至第二位线；/n所述第三存储单元至少包括第三PMOS晶体管；所述第三PMOS晶体管为IG-FinFET晶体管；所述第三PMOS晶体管的第一栅极连接第三字线，漏极连接至第三位线，所述第三PMOS晶体管的第二栅极和源极连接至电源电压；/n所述第四存储单元至少包括第四PMOS晶体管；所述第四PMOS晶体管为CG-FinFET晶体管或IG-FinFET晶体管；所述第四PMOS晶体管为CG-FinFET晶体管时，所述第四PMOS晶体管的栅极和源极连接至电源电压，漏极连接至第四位线；所述第四PMOS晶体管为IG-FinFET晶体管时，第四PMOS晶体管的第一栅极、第二栅极和源极连接至对电源电压，漏极连接至第四位线；/n所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管及第四PMOS晶体管的尺寸相同。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于展讯通信(上海)有限公司，未经展讯通信(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410234148.1/，转载请声明来源钻瓜专利网。
