[发明专利]半导体集成电路器件

摘要

本发明公开一种半导体集成电路器件，能够提高半导体集成电路器件的性能。作为电流监控电路，半导体集成电路器件具有由n沟道型的MISFET相互串联连接而成的电路。基于向p型的沟道型的MISFET施加基板偏压的状态下的速度监控电路的延迟时间，来确定向p沟道型的MISFET施加的基板偏压(Vbp)的电压值(Vbp1)。接下来，在将基板偏压(Vbp1)施加于电流监控电路的p沟道型的MISFET、且将基板偏压(Vbn)施加于电流监控电路的n沟道型的MISFET的状态下，基于在n沟道型的MISFET中流动的电流，来确定向n沟道型的MISFET施加的基板偏压(Vbn)的电压值(Vbn1)。

主权项

1.一种半导体集成电路器件，其特征在于，具有：主电路，其包含第1沟道型的第1MISFET、与所述第1沟道型不同的第2沟道型的第2MISFET、和与所述第2MISFET串联连接的所述第2沟道型的第3MISFET；以及控制电路，其以向所述第1MISFET施加第1基板偏压电压、向所述第2MISFET及所述第3MISFET施加第2基板偏压电压的方式进行控制，所述控制电路具有：具有第1反相电路的第1延迟电路，该第1反相电路包含所述第1沟道型的第4MISFET；第1电流监控电路，其包含所述第1沟道型的第5MISFET、所述第2沟道型的第6MISFET、和与所述第6MISFET串联连接的所述第2沟道型的第7MISFET，该第1电流监控电路对在所述第5MISFET中流动的第1电流、和在所述第6MISFET及所述第7MISFET中流动的第2电流进行监控；以及电压产生电路，其产生所述第1基板偏压电压和所述第2基板偏压电压，所述控制电路，使通过所述电压产生电路产生所述第1基板偏压电压并施加于所述第4MISFET，基于将所述第1基板偏压电压施加于所述第4MISFET的状态下的所述第1延迟电路的第1延迟时间，来确定所述第1基板偏压电压的第1电压值，使通过所述电压产生电路产生被设定成所述第1电压值的所述第1基板偏压电压并施加于所述第5MISFET，通过所述第1电流监控电路获取在施加有被设定成所述第1电压值的所述第1基板偏压电压的状态下在所述第5MISFET中流动的所述第1电流，使通过所述电压产生电路产生所述第2基板偏压电压并施加于所述第6MISFET及所述第7MISFET，通过所述第1电流监控电路获取在施加有所述第2基板偏压电压的状态下在所述第6MISFET及所述第7MISFET中流动的所述第2电流，基于所获取的所述第1电流及所获取的所述第2电流来确定所述第2基板偏压电压的第2电压值，以通过所述电压产生电路产生被设定成所述第1电压值的所述第1基板偏压电压并施加于所述第1MISFET、且通过所述电压产生电路产生被设定成所述第2电压值的所述第2基板偏压电压并施加于所述第2MISFET及所述第3MISFET的方式进行控制。