[发明专利]一种基于VLIW类型处理器的访存系统

摘要

本发明涉及一种基于VLIW类型处理器的访存系统，包括数据存储器，具有多个数据通道，多个数据通道并行访问数据存储器；指令存储器，具有写端口和读端口，写端口优先级高于读端口；处理器，包括处理器核、直接访存控制器、调试模块和仲裁器，处理器核中包括取指部件、第一访存部件和第二访存部件，取指部件与读端口连接，第一访存部件直接通过数据通道与数据存储器连接，第二访存部件、直接访存控制器和调试模块与仲裁器连接，处理器核内的其他访存部件通过总线与仲裁器连接，仲裁器通过数据通道与数据存储器连接，直接访存控制器与写端口连接。与现有技术相比，本发明具有多个访存部件同时访问存储器的效率高等优点。

主权项

一种基于VLIW类型处理器的访存系统，其特征在于，包括：数据存储器(10)，具有多个数据通道，多个数据通道并行访问数据存储器(10)；指令存储器(20)，具有写端口和读端口，写端口优先级高于读端口；处理器，包括处理器核(30)、直接访存控制器(40)、调试模块(50)和仲裁器(60)，所述处理器核(30)中包括取指部件、第一访存部件和第二访存部件，所述取指部件与读端口连接，从指令存储器(20)获取指令，所述第一访存部件直接通过数据通道与数据存储器(10)连接，所述第二访存部件、直接访存控制器(40)和调试模块(50)与仲裁器(60)连接，所述处理器核(30)内的其他访存部件通过总线(70)与仲裁器(60)连接，所述仲裁器(60)通过数据通道与数据存储器(10)连接，所述直接访存控制器(40)与写端口连接，向指令存储器(20)写入指令；所述指令存储器(20)由n个单端口存储器构成，每个单端口存储器的位宽等于指令字长，所述直接访存控制器(40)通过写端口一次性写入n条指令，所述取指部件通过读端口一次性获取n条指令，n>0；所述仲裁器(60)仲裁时，各个访存部件的优先级高低顺序为：处理器核(30)中第二访存部件>直接访存控制器(40)>总线>调试模块(50)。