[发明专利]半导体器件的制作方法有效
申请号: | 201410265472.X | 申请日: | 2014-06-13 |
公开(公告)号: | CN104934302B | 公开(公告)日: | 2018-06-01 |
发明(设计)人: | 周国耀 | 申请(专利权)人: | 美光科技公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;G03F7/20 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 宋献涛 |
地址: | 美国爱*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种半导体器件的制作方法,利用单次曝光形成高密度图案,包含以下步骤:首先提供一基底,一硬掩模和一图案化光阻层覆盖基底,其中图案化光阻层包含至少四个第一孔洞,第一孔洞排列成两列两行,接着以图案化光阻层为掩模,移除部分的硬掩模以在硬掩模中形成至少四个第二孔洞,然后扩大各个第一孔洞,再以一填充材料填满各个扩大的第一孔洞以及填满各个第二孔洞,之后完全移除图案化光阻层并且曝露出部分的硬掩模,接续以填充材料为掩模,移除部分的硬掩模,以在硬掩模中形成至少四个第四孔洞,最后完全移除填充材料。 | ||
搜索关键词: | 孔洞 硬掩模 图案化光阻层 移除 半导体器件 填充材料 基底 掩模 填充材料填满 高密度图案 单次曝光 孔洞排列 填满 制作 接续 覆盖 | ||
【主权项】:
1.一种半导体器件的制作方法,包含:提供一基底,一硬掩模和一图案化光阻层覆盖所述基底,其中所述图案化光阻层包含至少四个第一孔洞,所述第一孔洞排列成两列两行;以所述图案化光阻层为掩模,移除部分的所述硬掩模以在所述硬掩模中形成至少四个第二孔洞;扩大各所述第一孔洞;以一填充材料填满各所述扩大的第一孔洞以及填满各所述第二孔洞,其中所述填充材料和所述硬掩模由不同的材料形成;完全移除所述图案化光阻层并且曝露出部分的所述硬掩模;以所述填充材料为掩模,移除部分的所述硬掩模,以在所述硬掩模中形成至少四个第四孔洞;以及完全移除所述填充材料。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410265472.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造