[发明专利]一种半导体器件的制造方法有效

专利信息
申请号: 201410281295.4 申请日: 2014-06-20
公开(公告)号: CN105336667B 公开(公告)日: 2018-10-23
发明(设计)人: 余云初;沈忆华;傅丰华 申请(专利权)人: 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/768 分类号: H01L21/768
代理公司: 北京市磐华律师事务所 11336 代理人: 高伟;赵礼杰
地址: 100176 北京市大*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件的制造方法,涉及半导体技术领域。该方法包括:S101:提供包括半导体衬底、栅极和有源区的前端器件,形成层间介电层;S102:利用第一掩膜板在层间介电层上形成覆盖相邻有源区之间的至少部分区域的第一掩膜层;S103:利用第二掩膜板形成覆盖层间介电层且在相邻的有源区的上方具有开口的第二掩膜层,其中所述开口的至少一部分区域位于第一掩膜层的正上方;S104:利用第二掩膜层以及第一掩膜层对层间介电层进行刻蚀以形成预定图案,所述预定图案为所述第二掩膜层的图案减去其与所述第一掩膜层重叠的区域所对应的图案。该方法通过采用第一掩膜板与第二掩膜板配合来形成有源区接触孔,可以使构图工艺易于控制,有利于提高良率。
搜索关键词: 一种 半导体器件 制造 方法
【主权项】:
1.一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供包括半导体衬底的前端器件,在所述前端器件上形成层间介电层;步骤S102:利用第一掩膜板在所述层间介电层上形成作为切割掩膜的第一掩膜层;步骤S103:利用第二掩膜板在所述层间介电层上形成至少一部分区域与所述第一掩膜层重叠的第二掩膜层;步骤S104:利用所述第二掩膜层以及所述第一掩膜层对所述层间介电层进行刻蚀以形成预定图案,使得构图工艺易于控制,从而提高互连结构的良率,其中所述预定图案为所述第二掩膜层的图案减去其与所述第一掩膜层重叠的区域所对应的图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410281295.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top