[发明专利]多相时钟发生器实现高分辨率的方法

摘要

本发明涉及一种基于延迟锁相环的高分辨率多相时钟发生器，目的是为了解决现有技术中为实现高分辨率的多相时钟而增加电路设计复杂程度及最大分辨率受工艺限制的问题。本发明的多相时钟发生器实现高分辨率的方法，在传统多相时钟发生器鉴相器工作方法的基础上，调整电荷泵中充电电流大于放电电流，由于低通滤波器对电流的积分，控制电压增大，反馈时钟的延迟时间随之增加，从而使得反馈时钟与参考时钟之间产生相位差，增大放电时间，减小控制电压的变化，锁相环环路经过多次上述负反馈调节后，最终达到锁定状态。通过本发明的方法，锁相环环路在达到锁定状态后可以实现较高的分辨率。本发明适用于基于延迟锁相环的高分辨率多相时钟发生器。

主权项

多相时钟发生器实现高分辨率的方法，其特征在于，包括如下步骤：鉴相器通过比较参考时钟与反馈时钟之间的相位产生UP或DN信号,UP和DN信号分别控制着电荷泵对低通滤波器充放电的时间；电荷泵根据UP和DN信号对低通滤波器充放电，把鉴相器的输出信号转换成控制电压，在电荷泵中，调整充电电流IUP大于放电电流IDN，由于低通滤波器对电流的积分，控制电压增大，反馈时钟的延迟时间随之增加，从而使得反馈时钟与参考时钟之间产生相位差，增大放电时间，减小控制电压的变化，锁相环环路经过多次调节后，最终达到锁定状态；设定多相时钟发生器初始状态时电压控制延迟线中每个电压控制延迟单元的延迟时间为最小延迟时间Tmin，反馈时钟延迟时间TD满足(N‑1)Ts<TD<NTs，其中Tmin满足Ts为参考时钟周期，N为电压控制延迟线中电压控制延迟单元的数量。