[发明专利]一种面向雷达应用动态可重构处理阵列扩展的方法有效
申请号: | 201410311140.0 | 申请日: | 2014-07-02 |
公开(公告)号: | CN104063356A | 公开(公告)日: | 2014-09-24 |
发明(设计)人: | 刘波;曹鹏;汪芮合;肖建;杜月;刘炎 | 申请(专利权)人: | 东南大学 |
主分类号: | G06F15/78 | 分类号: | G06F15/78 |
代理公司: | 江苏永衡昭辉律师事务所 32250 | 代理人: | 王斌 |
地址: | 210096*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种面向雷达应用动态可重构处理阵列扩展的方法,其特征在于:对于由一维除法阵列,基本运算阵列和倒三角累加阵列这三个子阵列构成的一种可重构处理阵列,根据该可重构处理阵列的行数和列数进行阵列的扩展,该方法包括:首先确定可重构处理阵列三部分子阵列的结构,根据各个基础子阵列的行数和列数确定该子阵列扩展后的行数和列数;其次将基础的可重构处理阵列按照三个子阵列的不同要求扩展成新的可重构处理阵列;最后根据扩展后的可重构处理阵列,对其路由器,列寄存器单元,数据连接线,可重构处理阵列的配置信息,时序控制信息进行相应的调整。 | ||
搜索关键词: | 一种 面向 雷达 应用 动态 可重构 处理 阵列 扩展 方法 | ||
【主权项】:
一种面向雷达应用动态可重构处理阵列扩展的方法,其特征在于:对于由一维除法阵列,基本运算阵列和倒三角累加阵列构成的一种可重构处理阵列,其中一维除法阵列由1×8个除法器构成;基本运算阵列由6×8个基本运算单元构成;倒三角累加阵列由15个加法器和一个自累加器构成的,共分成5行,第一行有8个加法器,第二行有4个加法器,第三行有2个加法器,第四行有1个加法器,第五行有1个自累加器; 该可重构处理阵列中,共有2个路由器,8个列寄存器单元,其中,路由器1用于将外部数据或基本运算阵列中的数据传输到一维除法阵列,路由器2用于一维除法阵列与基本运算阵列之间的数据传输,8个列寄存器单元用于路由器2与基本运算阵列之间各个列之间的数据传输;根据该基础的可重构处理阵列的行数和列数确定处理单元阵列扩展后的行数和列数;该方法包括如下步骤:步骤100,确定可重构处理阵列三部分子阵列的结构,根据各个基础子阵列的行数和列数确定该子阵列扩展后的行数和列数;步骤110,将基础的可重构处理阵列按照三个子阵列的不同要求扩展成新的可重构处理阵列;步骤120,根据扩展后的可重构处理阵列,对其路由器、列寄存器单元、数据连接线、可重构处理阵列的配置信息、时序控制信息进行相应的调整。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410311140.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种PDF文档识别方法
- 下一篇:基于模拟攻击的Web应用程序漏洞检测方法