[发明专利]一种混合存储单元的读取电路结构在审
| 申请号： | 201410340515.6 | 申请日： | 2014-07-17 |
| 公开（公告）号： | CN104134461A | 公开（公告）日： | 2014-11-05 |
| 发明（设计）人： | 张德明;赵巍胜 | 申请（专利权）人： | 北京航空航天大学 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26;G11C16/06 |
| 代理公司： | 北京慧泉知识产权代理有限公司 11232 | 代理人： | 王顺荣;唐爱华 |
| 地址： | 100191*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种混合存储单元的读取电路结构，它由一个反相器和一个感知放大器及一个非易失性存储单元共同组成，反相器的输入端连接混合存储单元中选择晶体管的漏极，即连接点X；感知放大器的两个输入端一个接参考电压信号，另一个也接到混合存储单元中选择晶体管的漏极，即连接点X；该反相器由一个P型和一个N型晶体管构成，其功能是产生一个与输入信号相反的逻辑信号；该感知放大器为传统的电压比较放大器，其功能是通过放大比较两个输入电压信号输出相应的逻辑值；该非易失性存储单元由选择晶体管和混合存储单元HMC串联构成。本发明可快速、准确地读取HMC的工作模式及其在高速计算模式下的逻辑值。 | ||
| 搜索关键词： | 一种 混合 存储 单元 读取 电路 结构 | ||
【主权项】：
一种混合存储单元的读取电路结构，其特征在于：它由一个反相器和一个感知放大器及一个非易失性存储单元共同组成，反相器的输入端连接混合存储单元中选择晶体管的漏极，即连接点X；感知放大器的两个输入端一个接参考电压信号，另一个也接到混合存储单元中选择晶体管的漏极，即连接点X；该反相器由一个P型和一个N型晶体管构成，其功能是产生一个与输入信号相反的逻辑信号；该感知放大器为传统的电压比较放大器，其功能是通过放大比较两个输入电压信号输出相应的逻辑值；该非易失性存储单元由选择晶体管和混合存储单元HMC串联构成，此处的选择晶体管是N型或P型，混合存储单元HMC中的RRAM存储单元MIM的一端连接位线BL，另一端连接混合存储单元HMC中的STT‑MRAM存储单元MTJ的一端；STT‑MRAM存储单元MTJ的另一端连接N型晶体管的源极\漏极；N型晶体管的漏极\源极连接源线SL；N型晶体管的栅极连接字线WL，其功能是实现高速计算和大容量存储。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京航空航天大学，未经北京航空航天大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410340515.6/，转载请声明来源钻瓜专利网。
