[发明专利]一种用于SD3.00主机控制器的动态时钟相位调整方法在审
| 申请号： | 201410369479.6 | 申请日： | 2014-07-30 |
| 公开（公告）号： | CN104122935A | 公开（公告）日： | 2014-10-29 |
| 发明（设计）人： | 刘昊;杨赋庚 | 申请（专利权）人： | 东南大学 |
| 主分类号： | G06F1/08 | 分类号： | G06F1/08 |
| 代理公司： | 江苏永衡昭辉律师事务所 32250 | 代理人： | 王斌 |
| 地址： | 215123 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于SD3.00主机控制器的动态时钟相位调整方法，使用FPGA片内的可变相位PLL产生不同相位的采样时钟；使用不同相位的采样时钟采样SDXC卡的TUNING数据块，与规范定义的数据块进行匹配，并且记录每一次的匹配结果；使用最佳相位选择算法，选择一个最佳的采样时钟相位；整个过程由硬件自动实现，不需要软件的参与，速度快，相位准，最终使SD3.00主机控制器能够在UHS-I高速模式下正确地采样SD卡的数据。本发明提出的方法，全数字化实现，不仅适用于FPGA，也适用于其他包含可变相位PLL的芯片。 | ||
| 搜索关键词： | 一种 用于 sd3 00 主机 控制器 动态 时钟 相位 调整 方法 | ||
【主权项】：
一种用于SD3.00主机控制器的动态时钟相位调整方法，其特征在于：使用FPGA片内的可变相位PLL产生不同相位的采样时钟；使用不同相位的采样时钟采样SDXC卡的TUNING数据块，与规范定义的数据块进行匹配，并且记录每一次的匹配结果；使用最佳相位选择算法，选择一个最佳的采样时钟相位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410369479.6/，转载请声明来源钻瓜专利网。
