[发明专利]用于校正偏斜的接收器电路、包括其的半导体设备及系统有效
| 申请号： | 201410389600.1 | 申请日： | 2014-08-08 |
| 公开（公告）号： | CN104753504B | 公开（公告）日： | 2019-03-29 |
| 发明（设计）人： | 郑仁和 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135;G11C16/06 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 俞波;周晓雨 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种接收器电路包括去串行化单元、采样时钟控制单元和采样时钟发生单元。去串行化单元被配置为接收采样时钟信号、对多个输入数据信号采样、以及产生多个内部数据信号。采样时钟控制单元被配置为响应于所述多个内部数据信号和第一组时钟信号而产生延迟控制信号和同步完成信号。采样时钟发生单元响应于延迟控制信号而延迟第一组时钟信号并提供延迟的第一组时钟信号作为采样时钟信号，以及响应于同步完成信号而提供具有相对于第一组时钟信号领先了预定量的相位的第二组时钟信号作为采样时钟信号。 | ||
| 搜索关键词： | 用于 校正 偏斜 接收器 电路 包括 半导体设备 系统 | ||
【主权项】：
1.一种接收器电路，包括：去串行化单元，被配置为接收采样时钟信号、对多个输入数据信号进行采样、以及产生多个内部数据信号；采样时钟控制单元，被配置为响应于所述多个内部数据信号和第一组时钟信号而产生延迟控制信号和同步完成信号；以及采样时钟发生单元，被配置为响应于所述延迟控制信号而延迟所述第一组时钟信号并提供延迟的第一组时钟信号作为所述采样时钟信号，以及被配置为响应于所述同步完成信号而提供具有相对于所述第一组时钟信号的相位领先了预定量的相位的第二组时钟信号作为所述采样时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410389600.1/，转载请声明来源钻瓜专利网。
- 上一篇：DDS中相位修正及非均匀相幅转换方法及装置
- 下一篇：占空比校准电路
