[发明专利]闪存及其读取方法

摘要

本发明涉及半导体器件，公开了一种闪存及其读取方法。本发明中，该闪存中的每个闪存单元包含一个选择栅PMOS晶体管、一个控制栅PMOS晶体管和一个读取选择栅PMOS晶体管，选择栅PMOS晶体管、控制栅PMOS晶体管和读取选择栅PMOS晶体管通过第一电极和第二电极串连接；读取选择栅PMOS晶体管的栅氧化层电学厚度、沟道长度和阈值电压的绝对值均小于选择栅PMOS晶体管的相应数值。本发明的3T PMOS闪存具有专用于读取的读取选择栅PMOS晶体管，可从整体上提高闪存的读取效率，有效减少读取功耗，克服现有2T PMOS闪存在读取操作时充放电时间过长、动态电流过高、读取功耗过高等缺点。

主权项

一种闪存的读取方法，其特征在于，该闪存的阵列包括至少一个扇区，每个扇区包含N型阱和位于该N型阱中连接成矩形阵列的多个闪存单元，其中，每个闪存单元包含一个选择栅PMOS晶体管、一个控制栅PMOS晶体管和一个读取选择栅PMOS晶体管，所述选择栅PMOS晶体管、控制栅PMOS晶体管和读取选择栅PMOS晶体管通过第一电极和第二电极串连接，所述读取选择栅PMOS晶体管的栅氧化层电学厚度小于所述选择栅PMOS晶体管的栅氧化层电学厚度，所述读取选择栅PMOS晶体管的沟道长度小于所述选择栅PMOS晶体管的沟道长度，所述读取选择栅PMOS晶体管的阈值电压的绝对值低于所述选择栅PMOS晶体管的阈值电压的绝对值，所述第一电极为源极且第二电极为漏极，或第一电极为漏极且第二电极为源极；在该闪存的闪存单元连接成的矩形阵列中，位于同一列的选择栅PMOS晶体管的第二电极连接在一起形成第一控制线，位于同一行的选择栅PMOS晶体管的栅极连接在一起形成第二控制线，每个扇区中的读取选择栅PMOS晶体管的第一电极连接在一起形成一条第三控制线，位于同一行的读取选择栅PMOS晶体管的栅极连接在一起形成第四控制线，位于同一行的控制栅PMOS晶体管的栅极连接在一起形成第五控制线；所述读取方法包括以下步骤：在执行读取操作时，设置每个扇区的所述N型阱的电位为电源电压，每个所述第二控制线的电位为‑2～‑0.5V，被选中进行读取的闪存单元的第一控制线的电位为电源电压，第三控制线、第四控制线和第五控制线的电位为0；在执行读取操作时，设置未被选中进行读取的闪存单元的第四控制线的电位为电源电压，其中所述未被选中进行读取的闪存单元与被选中进行读取的闪存单元具有不同的第二控制线。