[发明专利]半导体器件及其制造方法有效
| 申请号： | 201410404893.6 | 申请日： | 2014-08-15 |
| 公开（公告）号： | CN105336786B | 公开（公告）日： | 2019-05-21 |
| 发明（设计）人： | 殷华湘;秦长亮;王桂磊;朱慧珑 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336;H01L21/28 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体器件，包括：衬底上沿第一方向延伸的多个鳍片，沿第二方向延伸并且跨越了每个鳍片的栅极，位于栅极两侧的鳍片上的源漏区以及栅极侧墙，其中，鳍片中具有高迁移率材料构成的沟道层，鳍片至少包围了沟道层的侧面。依照本发明的半导体器件及其制造方法，通过移除假栅极堆叠同时增加刻蚀深度，能在所需的鳍片结构上自对准的局域地形成例如Ge的高迁移率沟道，从而有效提高鳍片沟道区的载流子迁移率，进而有效提高器件性能和可靠性。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片；在鳍片上形成沿第二方向延伸的假栅极堆叠结构；在假栅极堆叠结构沿第一方向的两侧形成栅极侧墙和源漏区；去除假栅极堆叠结构，形成栅极沟槽；通过栅极沟槽，进一步刻蚀鳍片，深入衬底中形成沟道区沟槽以便于通过长距离的晶格生长减少错位而增强外延生长的质量，所述沟道区沟槽底部具有倾斜侧壁的凹陷以用于构成外延生长的成核层所在区域；在沟道区沟槽中外延生长形成沟道层，直至与栅极沟槽底部齐平；在栅极沟槽中形成栅极堆叠结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410404893.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其制造方法
- 下一篇：源漏结构及其制造方法
- 同类专利
- 专利分类
