[发明专利]非易失性半导体存储装置及数据写入方法

摘要

根据一实施方式，非易失性半导体存储装置具备多个存储单元组合，分别具有串联连接的多个存储单元；多个位线，分别连接在对应的上述存储单元组合上；多个字线，各个字线共用地连接在上述多个存储单元组合的对应的上述存储单元的控制栅极上；以及控制器，进行向上述多个存储单元的数据的写入动作的控制。并且，上述控制器执行第1步骤，对连接在第4n－3个上述位线上的进行写入的上述存储单元、和连接在第4n－2个上述位线上的进行上述写入的存储单元，写入上述数据；第2步骤，对连接在第4n－1个上述位线上的进行上述写入的存储单元、和连接在第4n个上述位线上的进行上述写入的存储单元，写入上述数据，其中n是自然数。

主权项

一种非易失性半导体存储装置，其特征在于，具备：多个存储单元组合，分别具有串联连接的多个存储单元；多个位线，分别与对应的上述存储单元组合连接；多个字线，分别共用地与上述多个存储单元组合的对应的上述存储单元的控制栅极连接；以及控制器，进行向上述多个存储单元的数据的写入动作的控制；上述控制器能够执行如下步骤：第1步骤，对连接在第4n－3个上述位线上的进行写入的上述存储单元、和连接在第4n－2个上述位线上的进行上述写入的存储单元，写入上述数据；第2步骤，对连接在第4n－1个上述位线上的进行上述写入的存储单元、和连接在第4n个上述位线上的进行上述写入的存储单元，写入上述数据，其中n是自然数，以及第3步骤，对于连接在共用的上述字线上的进行写入的多个上述存储单元同时写入上述数据，在写入电压为规定的阈值以下的情况下，执行上述第3步骤，在上述写入电压超过上述规定的阈值的情况下，当向与邻接的4根上述位线连接的写入对象的存储单元写入数据时，为了按照邻接的每2根上述位线进行2次的写入而执行上述第1步骤和上述第2步骤，上述第1步骤中，对第4n－3个上述位线施加0V，对第4n－2个上述位线施加电源电压，上述规定的阈值是基于该非易失性半导体存储装置中的上述多个存储单元彼此之间的尺寸、或在上述非易失性半导体存储装置中会产生误写入的上述写入电压而预先决定的。