[发明专利]一种多电源系、多封装形式的芯片静电放电保护方法

摘要

本发明是一种多电源系、多封装形式的芯片静电放电保护方法。本方法除了使用了芯片内部的共用地线通路，同时利用sealring(密封环)中的“地”电位，将各个电源系的地连接起来的，使静电放电电流，通过并行的两个通路释放，避免放电通路上寄生电阻过大，造成芯片内部电路电位过高而损坏的情况。该方法可以在不增加芯片面积的前提下增强芯片的ESD性能。

主权项

一种芯片多电源系、多封装形式的芯片静电放电保护方法，其特征在于，该方法利用sealring中第一层金属至顶层金属的多层宽金属线，作为多电源系芯片的ESD地线通路，增强芯片的ESD放电能力，具体如下：芯片地IO从压焊点bonding PAD处引出金属线，或芯片电源IO和输入输出从bonding PAD两侧将IO单元中的地线引出，并跳层至第一层金属至顶层金属，与sealring的第一层金属至顶层金属相连；保证sealring由第一层金属至顶层金属、P型空穴注入组成，并闭合成环，围绕芯片一周，Sealring中第一层金属至顶层金属通过各层的通孔相连，sealring中的金属线下方通过接触孔，与P型衬底连通，保证金属线的地电位与芯片地电位相同；在芯片内部，各个电源系的地电位仍通过金属连通，与sealring中的宽金属线一起作为ESD地线通路。