[发明专利]半导体装置以及半导体装置的制造方法有效
| 申请号： | 201410452964.X | 申请日： | 2014-09-05 |
| 公开（公告）号： | CN104716104B | 公开（公告）日： | 2018-01-16 |
| 发明（设计）人： | 涩谷克则;井本孝志;本间庄一;渡部武志;高野勇佑 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L21/56 |
| 代理公司： | 北京律盟知识产权代理有限责任公司11287 | 代理人： | 张世俊 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种能够谋求减少无用电磁波泄漏的半导体装置及其制造方法。实施方式的半导体装置包含包括上部及侧部的导电性屏蔽层，所述上部以覆盖密封树脂层的上表面的方式设置，所述侧部以覆盖密封树脂层的侧面及基板的侧面的方式设置。配线层的一部分包含露出于基板的侧面且沿着基板的厚度方向被切断的切断面。配线层的切断面中的接地配线的切断面与屏蔽层电连接。接地配线的切断面的面积大于与接地配线的切断面平行的接地配线的截面面积。 | ||
| 搜索关键词： | 半导体 装置 以及 制造 方法 | ||
【主权项】：
一种半导体装置，其特征在于包括：基板，包括包含接地配线的配线层，且设置着焊垫电极；半导体芯片，搭载在所述基板；外部连接端子，设置在所述基板；接合线，将所述半导体芯片与所述焊垫电极电连接；密封树脂层，密封所述半导体芯片及所述接合线；以及导电性屏蔽层，覆盖所述基板的侧面与所述密封树脂层；所述配线层的侧面与所述屏蔽层电连接，所述接地配线包含一部分，该部分具有在所述基板的厚度方向比所述侧面的面积小的截面积；所述接地配线包含：主配线，使用第一金属材料；以及保护金属膜，使用耐氧化性高于所述第一金属材料的第二金属材料，并覆盖所述主配线；并且在所述接地配线的所述侧面中，所述主配线的侧面被所述保护金属膜覆盖。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410452964.X/，转载请声明来源钻瓜专利网。
- 上一篇：多芯片器件及其封装方法
- 下一篇：在金属层上进行无电金属沉积的方法及应用
