[发明专利]一种VDMOS器件及其制作方法有效
| 申请号： | 201410456905.X | 申请日： | 2014-09-10 |
| 公开（公告）号： | CN105470297B | 公开（公告）日： | 2018-09-28 |
| 发明（设计）人： | 刘竹 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 北京同达信恒知识产权代理有限公司 11291 | 代理人： | 黄志华 |
| 地址： | 100871 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种VDMOS器件及其制作方法。该方法包括，在已经形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，使得所述介质层在所述栅极侧壁形成的侧墙达到预定厚度，所述预定厚度是根据需要的阈值电压确定的；利用每两个相对的所述侧墙作为掩膜窗口，进行P+杂质注入。本发明实施例能够根据需要制作具有不同阈值电压的VDMOS器件，提高了阈值电压的可调节范围，并且不会使沟道电阻变大或者N+/P‑结过早穿通。 | ||
| 搜索关键词： | 一种 vdmos 器件 及其 制作方法 | ||
【主权项】：
1.一种VDMOS器件的制作方法，其特征在于，包括：在已经形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，使得所述介质层在所述栅极侧壁形成的侧墙达到预定厚度，所述预定厚度是根据需要的阈值电压确定的；利用每两个相对的所述侧墙作为掩膜窗口，在位于N+源区域P‑体区形成的N+/P‑结之间进行P+杂质注入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410456905.X/，转载请声明来源钻瓜专利网。
- 上一篇：伪栅极结构及其方法
- 下一篇：一种FinFET结构及其制造方法
- 同类专利
- 专利分类
