[发明专利]多芯片集成的多级重布线层有效
申请号: | 201410476243.2 | 申请日: | 2014-06-27 |
公开(公告)号: | CN104681457B | 公开(公告)日: | 2018-11-06 |
发明(设计)人: | E·格茨;B·麦姆勒;W·摩尔泽;R·马恩科波夫 | 申请(专利权)人: | 英特尔IP公司 |
主分类号: | H01L21/58 | 分类号: | H01L21/58;H01L21/304;H01L21/48;H01L23/488;H01L25/065 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 何焜 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请公开了多芯片集成的多级重布线层。公开了一种多芯片封装和共用重布线层。在一个实施例中,形成第一和第二管芯,其中每个第一和第二管芯具有不同高度。将管芯放置在衬底上。研磨第一、第二或这两个管芯使得第一和第二管芯具有大约相同高度。利用单个工艺在同一时间在第一和第二管芯这两者上形成层,如重布线层,以及封装第一和第二管芯以及形成的层。 | ||
搜索关键词: | 芯片 集成 多级 布线 | ||
【主权项】:
1.一种芯片封装方法,包括:使用高压和粘附剂将金属薄片层叠至临时载体;将具有一尺寸标准的第一管芯放置在衬底的所述金属薄片层上并用粘附剂连接所述第一管芯;将具有一不同尺寸标准的第二管芯放置在所述衬底的所述金属薄片层上并用粘附剂连接所述第二管芯,其中所述第一和第二管芯每个具有不同高度;研磨第一和第二管芯中的至少一个,使得第一和第二管芯具有距离所述衬底大约相同高度;在所述第一和第二管芯的上面施加模塑化合物;去除所述衬底和所述金属薄片层;形成介电层和导电层以连接所述第一和第二管芯;以及将球栅阵列连接到所述衬底用以连接到所述第一和第二管芯。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔IP公司,未经英特尔IP公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410476243.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造