[发明专利]半导体结构的形成方法

摘要

一种半导体结构的形成方法，包括：提供具有隔离结构、栅极结构以及掺杂区的基底，且栅极结构顶部表面和侧壁表面、基底表面以及隔离结构表面具有层间介质层；刻蚀层间介质层形成伪沟槽，伪沟槽侧壁向两侧的层间介质层凹陷，且伪沟槽侧壁表面具有第一凹陷度；形成覆盖于伪沟槽侧壁表面的侧墙，使伪沟槽侧壁表面具有小于第一凹陷度的第二凹陷度；形成覆盖于侧墙表面且填充满伪沟槽的绝缘层；刻蚀去除所述层间介质层以及侧墙，在相邻绝缘层之间形成导电沟槽，导电沟槽底部暴露出掺杂区表面；形成填充满导电沟槽的导电层。本发明提高位于导电沟槽侧壁与掺杂区表面之间拐角处导电层的质量，提高半导体结构的电学性能及可靠性。

主权项

1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底内具有隔离结构，相邻隔离结构之间的基底表面形成有栅极结构，所述栅极结构两侧的基底内形成有掺杂区，且基底表面、隔离结构表面以及栅极结构顶部和侧壁表面具有层间介质层；刻蚀所述层间介质层，在所述层间介质层内形成伪沟槽，所述伪沟槽暴露出隔离结构表面以及栅极结构侧壁表面，且所述伪沟槽侧壁向层间介质层凹陷，向层间介质层凹陷的伪沟槽侧壁表面具有第一凹陷度；形成覆盖于所述伪沟槽侧壁表面的侧墙，使所述伪沟槽侧壁表面具有第二凹陷度，且第二凹陷度小于第一凹陷度；形成覆盖于所述侧墙表面且填充满伪沟槽的绝缘层；在形成绝缘层后，刻蚀去除所述层间介质层以及侧墙，在相邻绝缘层之间形成导电沟槽，所述导电沟槽底部暴露出掺杂区表面；形成填充满所述导电沟槽的导电层。