[发明专利]一种NAND闪存及制备方法有效

专利信息
申请号: 201410550486.6 申请日: 2014-10-16
公开(公告)号: CN104269409A 公开(公告)日: 2015-01-07
发明(设计)人: 亢勇;陈邦明 申请(专利权)人: 上海新储集成电路有限公司
主分类号: H01L27/115 分类号: H01L27/115;H01L21/8247
代理公司: 上海申新律师事务所 31272 代理人: 吴俊
地址: 201500 上海市*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种基于Gate Last金属栅工艺的二维NAND型闪存,采用金属栅工艺实现NAND单元的控制栅,而不是传统的多晶硅环绕控制栅,可以实现与高介电常数金属栅先进CMOS工艺的集成,与目前主流的Gate Last CMOS工艺兼容,克服了目前NAND闪存工艺无法与先进标准逻辑工艺兼容的问题。同时提出了如何在高介电常数金属栅先进CMOS工艺中实现高压DMOS器件的方法,以实现NAND闪存的擦写操作。
搜索关键词: 一种 nand 闪存 制备 方法
【主权项】:
一种NAND闪存制备方法,其特征在于,包括如下步骤:提供一设置有隔离区和有源区的衬底,所述衬底中定义有CMOS电路区和存储单元阵列区;在所述衬底的上表面依次沉积一介电层和第一栅极材料层,刻蚀所述第一栅极材料层形成浮栅,且位于所述储存单元区之上的浮栅位于相邻所述隔离区之间的衬底之上;制备第一绝缘材料层覆盖在所述浮栅的上表面,且该第一绝缘材料层覆盖在存储单元阵列区之上的浮栅之间的介电层上表面;制备一牺牲栅极覆盖在第一绝缘材料层的上表面,且位于存储单元阵列区中的牺牲栅极同时将底部两侧浮栅的中间区域进行覆盖;于所述CMOS电路区的衬底中形成源/漏极;沉积第二绝缘材料层并抛光至牺牲栅极的上表面,移除所述牺牲栅极;移除位于所述CMOS电路区中的第一绝缘材料层及浮栅;沉积第二栅极材料层并抛光至所述第二绝缘材料层的上表面形成控制栅;形成金属互联结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海新储集成电路有限公司,未经上海新储集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410550486.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top