[发明专利]处理器及存取存储器的方法有效
| 申请号： | 201410552666.8 | 申请日： | 2014-10-17 |
| 公开（公告）号： | CN105573933B | 公开（公告）日： | 2018-10-09 |
| 发明（设计）人： | 赖奇劭;张雅闵 | 申请（专利权）人： | 瑞昱半导体股份有限公司 |
| 主分类号： | G06F13/18 | 分类号： | G06F13/18;G06F3/06 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 余刚;吴孟秋 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及处理器及存取存储器的方法。一种处理器包含了多个储存模块以及一仲裁器，其中该多个储存模块分别用以储存多个读取/写入指令，且该多个读取/写入指令系用来要求读取/写入位于该处理器外部的一存储器；以及该仲裁器系耦接于该多个储存模块，且用以接收来自该多个储存模块之该多个读取/写入指令，并安排该多个读取/写入指令传送到一存储器控制器的顺序。 | ||
| 搜索关键词： | 处理器 存取 存储器 方法 | ||
【主权项】：
1.一种处理器，包含有：多个储存模块，分别用以储存多个读取/写入指令，其中该多个读取/写入指令用来要求读取/写入位于该处理器外部的一存储器；以及一仲裁器，耦接于该多个储存模块，用以接收来自该多个储存模块的该多个读取/写入指令，并安排该多个读取/写入指令传送到一存储器控制器的顺序，其中该仲裁器包含了至少一第一级仲裁电路以及一第二级仲裁电路，其中该第一级仲裁电路用以接收该多个储存模块中一特定储存模块的读取/写入指令，并安排来自该特定储存模块的读取/写入指令传送到该第二级仲裁电路的顺序；以及该第二级仲裁电路接收来自该多个储存模块的该多个读取/写入指令，并安排该多个读取/写入指令传送到该存储器控制器的顺序；一第一先进先出缓存器，用以储存已经从该特定储存模块传送至该第二级仲裁电路的读取/写入指令所读取/写入的该存储器的区块地址；以及一第二先进先出缓存器，用以储存已经传送至该存储器控制器的读取/写入指令所读取/写入的该存储器的区块地址；其中该第一级仲裁电路根据该第一先进先出缓存器所储存的区块地址，优先传送所读取/写入的区块地址与该第一先进先出缓存器中所储存的区块地址不相同的读取/写入指令至该第二级仲裁电路；以及该第二级仲裁电路根据该第二先进先出缓存器所储存的区块地址，优先传送所读取/写入的区块地址与该第一先进先出缓存器中所储存的区块地址不相同的读取/写入指令至该存储器控制器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司，未经瑞昱半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410552666.8/，转载请声明来源钻瓜专利网。
