[发明专利]一种环形振荡器有效
申请号: | 201410564616.1 | 申请日: | 2014-10-22 |
公开(公告)号: | CN104270147A | 公开(公告)日: | 2015-01-07 |
发明(设计)人: | 徐卫林;吴迪;韦雪明;段吉海;韦保林 | 申请(专利权)人: | 桂林电子科技大学 |
主分类号: | H03L7/099 | 分类号: | H03L7/099 |
代理公司: | 桂林市持衡专利商标事务所有限公司 45107 | 代理人: | 陈跃琳 |
地址: | 541004 广*** | 国省代码: | 广西;45 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种环形振荡器,主要由3个串联的差分延迟单元D1~D3和1个注入单元INJ组成。从第一个延迟单元的输入端到第三个串联延迟单元的输出端实现180度的相移,多个环路反馈减少了延迟时间,进一步提高振荡频率。差分延迟单元具有粗调和细调电路,该粗调电路用于设置最小时延或最大时延,该细调电路用于最小时延和最大时延之间进行调整。注入单元的栅级注入输出信号频率的次谐波信号,改善了振荡器的抖动性能。本发明具有宽频率范围的粗细双调谐功能,电压灵敏度低,减少偏置电压波动影响,能实现了低抖动的输出时钟信号,可应、用于无线接收机频率合成器或时钟数据恢复电路中。 | ||
搜索关键词: | 一种 环形 振荡器 | ||
【主权项】:
一种环形振荡器,其特征在于:主要由3个差分延迟单元D1~D3和1个注入单元INJ组成;第一差分延迟单元D1的差分同相输出端VOUT+接第二差分延迟单元D2的主环路反相输入端VP‑,第二差分延迟单元D2的差分同相输出端VOUT+接第三差分延迟单元D3的主环路反相输入端VP‑,第三差分延迟单元D3的差分同相输出端VOUT+接第一差分延迟单元D1的主环路反相输入端VP‑;第一差分延迟单元D1的差分反相输出端VOUT‑接第二差分延迟单元D2的主环路同相输入端VP+,第二差分延迟单元D2的差分反相输出端VOUT‑接第三差分延迟单元D3的主环路同相输入端VP+,第三差分延迟单元D3的差分反相输出端VOUT‑接第一差分延迟单元D1的主环路同相输入端VP+;第一差分延迟单元D1的主环路同相输入端VP+接第二差分延迟单元D2的辅助环路同相输入端VS+,第一差分延迟单元D1的主环路反相输入端VP‑接第二差分延迟单元D2的辅助环路反相输入端VS‑;第一差分延迟单元D1的辅助环路同相输入端VS+接第三差分延迟单元D3的主环路同相输入端VP+,第一差分延迟单元D1的辅助环路反相输入端VS‑接第三差分延迟单元D3的主环路反相输入端VP‑;第二差分延迟单元D2的主环路同相输入端VP+接第三差分延迟单元D3的辅助环路同相输入端VS+,第二差分延迟单元D2的辅助环路同相输入端VS+接第三差分延迟单元D3的辅助环路反相输入端VS‑;第一差分延迟单元D1的粗调输入端VCOARSE,第二差分延迟单元D2的粗调输入端VCOARSE和第三差分延迟单元D3的粗调输入端VCOARSE同时接粗调输入信号VCOARSE;第一差分延迟单元D1的细调输入端VFINE,第二差分延迟单元D2的细调输入端VFINE和第三差分延迟单元D3的细调输入端VFINE同时接细调输入信号VFINE;第一差分延迟单元D1的电源端VDD,第二差分延迟单元D2的电源端VDD和第三差分延迟单元D3的电源端VDD同时接电源VDD;第一差分延迟单元D1的接地端GND,第二差分延迟单元D2的接地端GND和第三差分延迟单元D3的接地端GND同时接地GND;注入单元INJ的栅级接注入信号输入端VINJ,注入单元INJ的漏极接第三差分延迟单元D3的差分反相输出端VOUT‑,注入单元INJ的源级接第三差分延迟单元D3的差分同相输出端VOUT+。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桂林电子科技大学,未经桂林电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410564616.1/,转载请声明来源钻瓜专利网。