[发明专利]一种全包围栅结构的形成方法有效
申请号: | 201410652852.9 | 申请日: | 2014-11-17 |
公开(公告)号: | CN104392917B | 公开(公告)日: | 2017-09-29 |
发明(设计)人: | 储佳 | 申请(专利权)人: | 上海集成电路研发中心有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28 |
代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙)31275 | 代理人: | 吴世华,林彦之 |
地址: | 201210 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种全包围栅结构的形成方法,用于制作FinFET器件,通过采用平面工艺分步形成栅介质、Fin及栅极,并使包围Fin的栅极下端与衬底相连而形成全包围栅结构。由于栅介质很薄,而栅极下端与衬底相连,因而使栅极仍能以全包围的形式从四面有效地控制沟道。因此,本发明在保证所需要的器件特性的同时,解决了现有技术存在的工艺复杂、成本高的问题。本发明方法简便,可与现有的集成电路平面工艺相兼容,具有成本低、易于实施等优点。 | ||
搜索关键词: | 一种 包围 结构 形成 方法 | ||
【主权项】:
一种全包围栅结构的形成方法,用于制作FinFET器件,其特征在于,包括以下步骤:步骤一:提供一半导体衬底,在所述衬底上形成浅沟槽隔离和第一栅介质层;步骤二:对所述第一栅介质层进行图形化,并在所述浅沟槽隔离之间形成1至多个独立的第一栅介质;步骤三:生长单晶硅层,对所述单晶硅层进行图形化,并在所述第一栅介质之上形成Fin结构;步骤四:生长第二栅介质层,对所述第二栅介质层进行图形化,并形成包围所述Fin的第二栅介质,然后,暴露出所述第一栅介质两侧的所述衬底;步骤五:淀积多晶硅层,对所述多晶硅层进行图形化,并形成横跨及包围所述Fin的栅极,所述栅极的下端与所述第一栅介质两侧暴露的所述衬底相连,形成可对沟道进行四面控制的全包围栅结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司,未经上海集成电路研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410652852.9/,转载请声明来源钻瓜专利网。
- 上一篇:用于电解池的具有拐角膨胀节点的绝缘架
- 下一篇:叶轮、水泵和具有其的洗碗机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造