[发明专利]与集成电路工艺兼容的电容结构及其制备方法在审
| 申请号： | 201410654542.0 | 申请日： | 2014-11-17 |
| 公开（公告）号： | CN104377191A | 公开（公告）日： | 2015-02-25 |
| 发明（设计）人： | 储佳 | 申请（专利权）人： | 上海集成电路研发中心有限公司 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64;H01L21/02 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人： | 吴世华;林彦之 |
| 地址： | 201210 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种与集成电路工艺兼容的电容结构及制备方法，在一表面从下到上依次具有绝缘介质层和牺牲层的半导体衬底上进行制备；包括：图形化绝缘介质层和牺牲层，在绝缘介质层和牺牲层中形成沟槽；在沟槽中沉积第一金属层；在第一金属层表面沉积电容介质层；在电容介质层表面沉积第二金属层；进行化学机械抛光，直至露出绝缘介质层的表面。与传统平行板电容结构相比，通过设置槽式电容结构，增加了电容结构的比表面积以及半导体衬底单位面积所得到的电容量；并且，本发明的制备方法，与集成电路制造工艺相兼容，工艺简单，成本低廉，利于大规模生产。 | ||
| 搜索关键词： | 集成电路 工艺 兼容 电容 结构 及其 制备 方法 | ||
【主权项】：
一种与集成电路工艺兼容的电容结构的制备方法，在一表面从下到上依次具有绝缘介质层和牺牲层的半导体衬底上进行制备；其特征在于，包括以下步骤：步骤01：图形化所述绝缘介质层和所述牺牲层，在所述绝缘介质层和所述牺牲层中形成沟槽；步骤02：在所述沟槽中沉积第一金属层；步骤03：在所述第一金属层表面沉积电容介质层；步骤04：在所述电容介质层表面沉积第二金属层；步骤05：对完成所述步骤04的所述半导体衬底表面进行化学机械抛光，直至露出所述绝缘介质层的表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司，未经上海集成电路研发中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410654542.0/，转载请声明来源钻瓜专利网。
- 上一篇：用于制备多层介电聚氨酯膜体系的方法
- 下一篇：涡轮压缩机
