[发明专利]用于集成电路的静电放电电源钳制电路及其控制方法

摘要

本发明公开了用于集成电路的静电放电电源钳制电路及其控制方法，采用NMOS晶体管、BigFET晶体管、电阻与反相器相结合的设计电路，使用NMOS晶体管代替传统的电阻和电容，使用BigFET晶体管释放静电放电（ESD）电流，确保能够有效的泄放静电放电（ESD）电流的同时，大大减小了设计版图面积，节约了芯片面积，电路中应用两个反相器形成正反馈，使电路在正常工作使用时不会产生漏电。

主权项

1.用于集成电路的静电放电电源钳制电路，包括有NMOS晶体管、PMOS晶体管、电阻和由NMOS晶体管与PMOS晶体管组成的反相器，其特征在于：NMOS晶体管I（1）的栅极连接在电源上，源极与漏极相连；NMOS晶体管II（2）的栅极与漏极连接在NMOS晶体管I（1）的源极与漏极的连接点上，NMOS晶体管II（2）源极连接在有NMOS晶体管III（3）的漏极上，NMOS晶体管III（3）的源极接地；PMOS晶体管I（5）与NMOS晶体管V（6）组成反相器I（11），PMOS晶体管III（8）与NMOS晶体管VI（9）组成反相器II（12）,反相器I（11）的输入端连接在NMOS晶体管II（2）的栅极，输出端连接反相器II（12）的输入端， PMOS晶体管I（5）的源极和PMOS晶体管III（8）的源极接电源， NMOS晶体管V（6）的源极和NMOS晶体管VI（9）的源极接地；NMOS晶体管IV（4）的漏极连接在反相器I（11）的输入端，NMOS晶体管IV（4）的栅极与NMOS晶体管III（3）的栅极一起连接在反相器I（11）的输出端，NMOS晶体管IV（4）的源极接地；PMOS晶体管II（7）的栅极接在反相器II（12）的输出端，源极接电源，漏极连接在反相器I（11）的输出端；NMOS晶体管VII（10）的栅极连接在反相器II（12）的输出端，漏极接电源，源极接地；电阻（13）一端连接在NMOS晶体管VII（10）的栅极，另一端接地。