[发明专利]具有低功耗扫描触发器的集成电路

摘要

本发明涉及具有低功耗扫描触发器的集成电路。一种扫描‑可测试集成电路，包括第一触发器和第二触发器。第一触发器包括第一锁存器和第二锁存器，以及第二触发器包括第三锁存器和第四锁存器以及逻辑电路。在扫描测试的扫描‑移位模式期间，第一触发器将测试模板的第一比特移入第二触发器。接着第一触发器将测试模板的第二比特移入第二触发器。当第一比特和第二比特的逻辑状态相同时，逻辑电路将提供给第三锁存器的时钟信号失效，其中第三锁存器是主锁存器。第三锁存器和第四锁存器的输出端子保持在与第一比特相对应的逻辑状态，由此减小功率损耗。

主权项

1.一种集成电路，包括第一触发器与第二触发器；其特征在于：所述第一触发器包括第一多路转接器、第一锁存器和第二锁存器；所述第二触发器包括第二多路转接器、第一逻辑电路、第三锁存器和第四锁存器；第一多路转接器具有用于接收第一数据输入信号的第一输入端子，用于接收扫描数据输入信号的第二输入端子，用于接收扫描使能信号的选择输入端子，以及用于基于扫描使能信号来输出第一数据输入信号和扫描数据输入信号中的至少一个信号的输出端子；第一锁存器具有连接到第一多路转接器的输出端子以用于接收第一数据输入信号和扫描数据输入信号中至少一个信号的输入端子，用于接收反相时钟信号的时钟输入端子，以及用于输出中间第一输出信号的输出端子；第二锁存器具有连接至第一锁存器输出端子以用于接收中间第一输出信号的输入端子，用于接收时钟信号的时钟输入端子，以及用于输出第一输出信号的输出端子；第二多路转接器具有用于接收第二数据输入信号的第一输入端子，连接至第二锁存器的输出端子以用于接收第一输出信号的第二输入端子，用于接收扫描使能信号的选择输入端子，以及用于基于扫描使能信号来输出第二数据输入信号和第一输出信号中至少一个信号的输出端子；第一逻辑电路用于在其输出端子处基于时钟信号、扫描数据输入信号、第一输出信号以及扫描使能信号生成第一中间时钟信号；第三锁存器具有连接至第二多路转接器的输出端子以用于接收第二数据输入信号和第一输出信号中至少一个信号的输入端子，连接至第一逻辑电路的输出端子以用于接收第一中间时钟信号的时钟输入端子，以及用于基于第一中间时钟信号输出中间第二输出信号的输出端子；以及第四锁存器具有连接至第三锁存器的输出端子以用于接收中间第二输出信号的输入端子，用于接收时钟信号的时钟输入端子，以及用于输出第二输出信号的输出端子，其中第四锁存器基于中间第二输出信号输出第二输出信号。