[发明专利]协同设计倒装芯片以及硅中介层的方法在审
| 申请号： | 201410723851.9 | 申请日： | 2014-12-03 |
| 公开（公告）号： | CN104716049A | 公开（公告）日： | 2015-06-17 |
| 发明（设计）人： | 方家伟;施启仁;黄升佑 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/60;G06F17/50 |
| 代理公司： | 北京万慧达知识产权代理有限公司 11111 | 代理人： | 张金芝;代峰 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种协同设计倒装芯片以及硅中介层的方法。该方法包括：得到关于倒装芯片的多个输入/输出接合垫、多个电源接脚以及多个电流-电阻限制条件的信息；根据所述信息，执行凸块规划程序，以得到所述倒装芯片的多个微凸块的总数量，并根据所述倒装芯片的所述微凸块的凸块布局而得到所述倒装芯片的每一所述电源接脚的最小电导；根据所述倒装芯片的所述电源接脚的所述最小电导，执行芯片-硅中介层绕线程序，以得到所述倒装芯片的重分布层绕线以及所述硅中介层的硅中介层绕线。本发明所公开的协同设计倒装芯片以及硅中介层的方法，可以提供双向的倒装芯片系统设计流程，能够加快设计周期、提高设计质量以及降低设计成本。 | ||
| 搜索关键词： | 协同 设计 倒装 芯片 以及 中介 方法 | ||
【主权项】：
一种协同设计倒装芯片以及硅中介层的方法，其特征在于，所述协同设计倒装芯片以及硅中介层的方法包括以下步骤：得到关于倒装芯片的多个输入/输出接合垫、多个电源接脚以及多个电流‑电阻限制条件的信息；根据所述信息，执行凸块规划程序，以得到所述倒装芯片的多个微凸块的总数量，并根据所述倒装芯片的所述微凸块的凸块布局而得到所述倒装芯片的每一所述电源接脚的最小电导；根据所述倒装芯片的所述电源接脚的所述最小电导，执行芯片‑硅中介层绕线程序，以得到所述倒装芯片的重分布层绕线以及所述硅中介层的硅中介层绕线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司;，未经联发科技股份有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410723851.9/，转载请声明来源钻瓜专利网。
- 上一篇：柔性电子组件和方法
- 下一篇：复合快恢复二极管及其制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
