[发明专利]数据储存装置以及快闪存储器控制方法

摘要

本发明提供一种高效能快闪存储器控制技术。一微控制器是运作来在一随机存取存储器提供一结束逻辑地址表格，用以记录接收自一主机的多笔旧写入指令的结束逻辑地址。该微控制器还运作来将接收自该主机的一当下写入指令的起始逻辑地址与该结束逻辑地址表格所载内容作比对，以判断上述多笔旧写入指令中是否存在与该当下写入指令组合写入成串数据至一快闪存储器的一前串写入指令。该微控制器还运作来以该当下写入指令的结束逻辑地址覆盖该结束逻辑地址表格对应该前串写入指令所记录的结束逻辑地址。

主权项

1.一种数据储存装置，包括：一快闪存储器；以及一控制单元，包括一微控制器以及一随机存取 存储器，耦接于一主机与该快闪存储器之间；其中：该微控制器是运作来在该随机存取存储器提供一结束逻辑地址表格，用以记录接收自该主机的多笔旧写入指令的结束逻辑地址；该微控制器是运作来将接收自该主机的一当下写入指令的起始逻辑地址与该结束逻辑地址表所载内容作比对，以判断上述多笔旧写入指令中是否存在与该当下写入指令组合写入成串数据至该快闪存储器的一前串写入指令；该微控制器是运作来以该当下写入指令的结束逻辑地址覆盖该结束逻辑地址表格对应该前串写入指令所记录的结束逻辑地址；在判断上述多笔写入指令不存在上述前串写入指令时，该微控制器还动作来判断该当下写入指令的写入数据长度是否超过一临界长度，并在该当下写入指令的写入数据长度超过该临界长度时视之为写入成串数据；该快闪存储器包括划分为多区块的储存空间；该微控制器是运作来在判定上述多笔旧写入指令存在上述前串写入指令或该当下写入指令的数据长度超过该临界长度时，将该当下写入指令所指示的数据写入该快闪存储器这些区块中的一大数据量接收区块；且该微控制器是运作来在判定上述多笔旧写入指令不存在上述前串写入指令、且该当下写入指令的数据长度并无超过该临界长度时，将该当下写入指令所指示的数据写入该快闪存储器这些区块中的一零散数据接收区块，使与该大数据量接收区块区别，使大数据量数据以及零散数据采不同区块作储存。