[发明专利]一种基于串行通信接口的FPGA在线验证结构和方法

摘要

本发明公开了基于串行通信接口的FPGA在线验证结构和方法，该结构包括：软件仿真环境、硬件测试环境和物理通道，所述软件仿真环境被配置成通过所述物理通道与所述硬件测试环境进行信号的交互，其中，所述软件仿真环境产生总线周期的测试向量和调试命令，且接收反馈信号以波形方式显示；所述硬件测试环境接收所述测试向量和调试命令，并发送所述反馈信号。该验证结构和方法既能有效地提供FPGA在线验证平台，模拟集成电路模块或芯片的工作过程，又具有平台可重用的特点，不针对特定的模块而设计，而且验证人员可以直观地监测和配置被测模块的端口状态。 1

主权项

1.一种基于串行通信接口的FPGA在线验证结构，其特征在于，该结构包括：软件仿真环境(100)、硬件测试环境(200)和物理通道(300)，所述软件仿真环境(100)被配置成通过所述物理通道(300)与所述硬件测试环境(200)进行信号的交互，其中，所述软件仿真环境(100)产生总线周期的测试向量和调试命令，且接收反馈信号以波形方式显示；所述硬件测试环境(200)接收所述测试向量和调试命令，并发送所述反馈信号；所述硬件测试环境(200)包括：输入缓冲模块(108)，所述的输入缓冲模块(108)被配置成缓存串行传输后的所述测试向量和调试命令；激励模块(109)，所述的激励模块(109)被配置成连接于所述输入缓冲模块(108)，以配置测试向量，并将激励信号解析成被测模块加载格式，且产生与被测模块(110)相应的时钟和复位信号；被测模块(110)，所述的被测模块(110)被配置成连接于所述激励模块(109)以接收激励信号；监测模块(111)，所述的监测模块(111)被配置成连接于所述被测模块(110)，并根据所述调试命令中的预设监测时间间隔捕获所述被测模块(110)的响应信号；输出缓冲模块(112)，所述的输出缓冲模块(112)被配置成连接于所述监测模块(111)，以缓存串行传输后的所述反馈信号；所述监测模块(111)包括仿真时间停止模块(601)、定时采样模块(602)和反馈信号存储模块(603)。